導語：如何才能寫好一篇電路設計流程，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：模擬 集成電路 設計 自動化綜合流程

中圖分類號：TN431 文獻標識碼：A 文章編號：1672-3791（2013）03（a）-0062-02

隨著超大規模集成電路設計技術及微電子技術的迅速發展，集成電路系統的規模越來越大。根據美國半導體工業協會（SIA）的預測，到2005年，微電子工藝將完全有能力生產工作頻率為3.S GHz，晶體管數目達1.4億的系統芯片。到2014年芯片將達到13.5 GHz的工作頻率和43億個晶體管的規模。集成電路在先后經歷了小規模、中規模、大規模、甚大規模等歷程之后，ASIC已向系統集成的方向發展，這類系統在單一芯片上集成了數字電路和模擬電路，其設計是一項非常復雜、繁重的工作，需要使用計算機輔助設計（CAD）工具以縮短設計時間，降低設計成本。

目前集成電路自動化設計的研究和開發工作主要集中在數字電路領域，產生了一些優秀的數字集成電路高級綜合系統，有相當成熟的電子設計自動化（EDA）軟件工具來完成高層次綜合到低層次版圖布局布線，出現了SYNOPSYS、CADENCE、MENTOR等國際上著名的EDA公司。相反，模擬集成電路自動化設計方法的研究遠沒有數字集成電路自動化設計技術成熟，模擬集成電路CAD發展還處于相當滯后的水平，而且離實用還比較遙遠。目前絕大部分的模擬集成電路是由模擬集成電路設計專家手工設計完成，即采用簡化的電路模型，使用仿真器對電路進行反復模擬和修正，并手工繪制其物理版圖。傳統手工設計方式效率極低，無法適應微電子工業的迅速發展。由于受數/模混合集成趨勢的推動，模擬集成電路自動化設計方法的研究正逐漸興起，成為集成電路設計領域的一個重要課題。工業界急需有效的模擬集成電路和數模混合電路設計的CAD工具，落后的模擬集成電路自動化設計方法和模擬CAD工具的缺乏已成為制約未來集成電路工業發展的瓶頸。

1 模擬集成電路的設計特征

為了縮短設計時間，模擬電路的設計有人提出仿效數字集成電路標準單元庫的思想，建立一個模擬標準單元庫，但是最終是行不通的。模擬集成電路設計比數字集成電路設計要復雜的得多，模擬集成電路設計主要特征如下。

（1）性能及結構的抽象表述困難。數字集成電路只需處理僅有0和1邏輯變量，可以很方便地抽象出不同類型的邏輯單元，并可將這些單元用于不同層次的電路設計。數字集成電路設計可以劃分為六個層次：系統級、芯片級（算法級），RTL級、門級、電路級和版圖級，電路這種抽象極大地促進了數字集成電路的設計過程，而模擬集成電路很難做出這類抽象。模擬集成電路的性能及結構的抽象表述相對困難是目前模擬電路自動化工具發展相對緩慢，缺乏高層次綜合的一個重要原因。

（2）對干擾十分敏感。模擬信號處理過程中要求速度和精度的同時，模擬電路對器件的失配效應、信號的耦合效應、噪聲和版圖寄生干擾比數字集成電路要敏感得多。設計過程中必須充分考慮偏置條件、溫度、工藝漲落及寄生參數對電路特性能影響，否則這些因素的存在將降低模擬電路性能，甚至會改變電路功能。與數字集成電路的版圖設計不同，模擬集成電路的版圖設計將不僅是關心如何獲得最小的芯片面積，還必須精心設計匹配器件的對稱性、細心處理連線所產生的各種寄生效應。在系統集成芯片中，公共的電源線、芯片的襯底、數字部分的開關切換將會使電源信號出現毛刺并影響模擬電路的工作，同時通過襯底禍合作用波及到模擬部分，從而降低模擬電路性能指標。

（3）性能指標繁雜。描述模擬集成電路行為的性能指標非常多，以運算放大器為例，其性能指標包括功耗、低頻增益、擺率、帶寬、單位增益頻率、相位余度、輸入輸出阻抗、輸入輸出范圍、共模信號輸入范圍、建立時間、電源電壓抑制比、失調電壓、噪聲、諧波失真等數十項，而且很難給出其完整的性能指標。在給定的一組性能指標的條件下，通常可能有多個模擬電路符合性能要求，但對其每一項符合指標的電路而言，它們僅僅是在一定的范圍內對個別的指標而言是最佳的，沒有任何電路對所有指標在所有范圍內是最佳的。

（4）建模和仿真困難。盡管模擬集成電路設計已經有了巨大的發展，但是模擬集成電路的建模和仿真仍然存在難題，這迫使設計者利用經驗和直覺來分析仿真結果。模擬集成電路的設計必須充分考慮工藝水平，需要非常精確的器件模型。器件的建模和仿真過程是一個復雜的工作，只有電路知識廣博和實踐經驗豐富的專家才能勝任這一工作。目前的模擬系統驗證的主要工具是SPICE及基于SPICE的模擬器，缺乏具有高層次抽象能力的設計工具。模擬和數模混合信號電路與系統的建模和仿真是急需解決的問題，也是EDA研究的重點。VHDL-AMS已被IEEE定為標準語言，其去除了現有許多工具內建模型的限制，為模擬集成電路開拓了新的建模和仿真領域。

（5）拓撲結構層出不窮。邏輯門單元可以組成任何的數字電路，這些單元的功能單一，結構規范。模擬電路的則不是這樣，沒有規范的模擬單元可以重復使用。

2 模擬IC的自動化綜合流程

模擬集成電路自動綜合是指根據電路的性能指標，利用計算機實現從系統行為級描述到生成物理版圖的設計過程。在模擬集成電路自動綜合領域，從理論上講，從行為級、結構級、功能級直至完成版圖級的層次的設計思想是模擬集成電路的設計中展現出最好的前景。將由模擬集成電路自動化綜合過程分為兩個過程。

模擬集成電路的高層綜合、物理綜合。在高層綜合中又可分為結構綜合和電路級綜合。由系統的數學或算法行為描述到生成抽象電路拓撲結構過程稱為結構級綜合，將確定電路具體的拓撲結構和確定器件尺寸的參數優化過程稱為電路級綜合。而把器件尺寸優化后的電路圖映射成與工藝相關和設計規則正確的版圖過程稱為物理綜合。模擬集成電路自動化設計流程如圖1所示。

2.1 模擬集成電路高層綜合

與傳統手工設計模擬電路采用自下而上（Bottom-up）設計方法不同，模擬集成電路CAD平臺努力面向從行為級、結構級、功能級、電路級、器件級和版圖級的（Top-down）的設計方法。在模擬電路的高層綜合中，首先將用戶要求的電路功能、性能指標、工藝條件和版圖約束條件等用數學或算法行為級的語言描述。目前應用的SPICE、MAST、SpectreHDL或者不支持行為級建模，或者是專利語言，所建模型與模擬環境緊密結合，通用性差，沒有被廣泛接受。IEEE于1999年3月正式公布了工業標準的數/模硬件描述語言VHDL-AMS。VHDL-1076.1標準的出現為模擬電路和混合信號設計的高層綜合提供了基礎和可能。VHDL一AMS是VHDL語言的擴展，重點在模擬電路和混合信號的行為級描述，最終實現模擬信號和數模混合信號的結構級描述、仿真和綜合125，28]。為實現高層次的混合信號模擬，采用的辦法是對現有數字HDL的擴展或創立新的語言，除VHDL.AMS以外，其它幾種模擬及數/模混合信號硬件描述語言的標準還有MHDL和Verilog-AMS。

2.2 物理版圖綜合

高層綜合之后進入物理版圖綜合階段。物理綜合的任務是從具有器件尺寸的電路原理圖得到與工藝條件有關和設計規則正確的物理版圖。由于模擬電路的功能和性能指標強烈地依賴于電路中每一個元件參數，版圖寄生參數的存在將使元件參數偏離其設計值，從而影響電路的性能。需要考慮電路的二次效應對電路性能的影響，對版圖進行評估以保證寄生參數、器件失配效應和信號間的禍合效應對電路特性能影響在允許的范圍內。基于優化的物理版圖綜合在系統實現時采用代價函數表示設計知識和各種約束條件，對制造成本和合格率進行評估，使用模擬退火法來獲取最佳的物理版圖。基于規則的物理版圖綜合系統將模擬電路設計專家的設計經驗抽象為一組規則，并用這些規則來指導版圖的布線布局。在集成電路物理綜合過程中，在保證電路性能的前提下，盡量降低芯片面積和功耗是必要的。同時應當在電路級綜合進行拓撲選擇和優化器件尺寸階段對電路中各器件之間的匹配關系應用明確的要求，以此在一定的拓撲約束條件下來指導模擬集成電路的版圖綜合。

模擬電路設計被認為是一項知識面廣，需多階段和重復多次設計，常常要求較長時間，而且設計要運用很多的技術。在模擬電路自動綜合設計中，從行為描述到最終的版圖過程中，還需要用專門的CAD工具從電路版圖的幾何描述中提取電路信息過程。除電路的固有器件外，提取還包括由版圖和芯片上互相連接所造成的寄生參數和電阻。附加的寄生成分將導致電路特性惡化，通常會帶來不期望的狀態轉變，導致工作頻率范圍的縮減和速度性能的降低。因此投片制造前必須經過電路性能驗證，即后模擬階段，以保證電路的設計符合用戶的性能要求。正式投片前還要進行測試和SPICE模擬，確定最終的設計是否滿足用戶期望的性能要求。高層綜合和物理綜合從不同角度闡述了模擬集成電路綜合的設計任務。電路的拓撲選擇和幾何尺寸可以看成電路的產生方面，物理版圖綜合得到模擬集成電路的電路版圖，可以認為電路的幾何設計方面。

參考文獻

篇2

關鍵詞：無刷直流電動機 反電勢 DSP

中圖分類號：TM33 文獻標識碼：A 文章編號：1007-9416（2014）05-0177-02

隨著微機控制技術的發展，特別是以單片微機及數字信號處理器DSP為控制核心的微機控制技術的迅速發展，現代調速系統已進入到全數字化的調速系統時代。根據調速系統方案在MPLAB系統開發平臺上運用匯編語言對電機進行反電動勢過零檢測法編程、調試，實現無刷直流電動機的數字控制。

1 關于電機參數的計算

1.1 調節計算

由于驅動系統在采集低速下感應電動勢困難，電動機在低于800轉/分時相電壓難以測量，運行很不穩定，通過試驗把最低轉速定為800轉/分。

電動機為5對磁極，電角度每轉一周，即機械角度每轉72度進行一次速度計算更新，所以速度調節周期要略大于速度計算周期，爭取達到速度計算更新與速度調節同步。本試驗設置速度調節周期為15ms。電流比例調節為每0.0001s一次，與電機頻率相同。

1.2 感應電動勢的計算

每次PWM時基中斷以后對參考電流與三相電壓采樣一次，通過A/D轉換轉變成數字。由于在過零點的左右兩側符號不同，可以直接檢測不通電相與三相電壓和的差值，如果符號變化則說明經過了過零點。這樣我們可以直接用3倍的感應電動勢減去三相電壓和。

1.3 濾除換相干擾

換相瞬間會產生電磁干擾，此時檢測相電壓會產生較大誤差。又因為換相后感應電動勢不會立即進入過零點，所以一般會延遲1-2個PWM周期，延遲后再進行過零檢測。

由于剛換流時B相繞組反電勢為負值，因此繞組中性點相對于負極N的電壓超過直流母線電壓的2/3，比換流前的/2要增大很多，B相繞組電流會隨著自身反電勢減小和相電壓增大而加快衰減，特別是轉速較高時B相繞組電流的衰減將會非常迅速。C相繞組具有較大的反相電壓，因此繞組電流會增長很快，但增大的速度會隨著B相繞組反電勢的減小而減小。A相繞組相電壓首先因中性點電壓上升而減小，相電流也會因此減小。但隨著B相繞組反電勢減小，A相相電壓又不斷回升，A相繞組電流減小得到抑制并又回升，等到B相電流衰減到0時，B相繞組沒有電流續流二極管關斷，中性點電壓恢復到/2的水平，并且A相和C相繞組電流大小相等，這時控制又進入兩相斬波導通狀態[1]。

1.4 換相時刻計算及其補償

延遲時間的估算：通過電角度轉過一周所用的PWM周期數除以12得到轉過電角度所用的平均時間，以這個時間作為下一轉六個過零點與相應的換相點之間的延遲時間。

反電勢法必然存在轉子位置檢測誤差Δθ，并最終影響無刷電機換流角（用γ1表示）。而且，由于相電壓中往往含有大量干擾信號，影響電壓比較器的正常工作，因此需要用無源濾波器對相電壓或端電壓信號進行深度濾波。隨著電機工作頻率的變化，濾波器的相移也會變化并影響無刷電機換流角，用γ2表示。則總的換流角γ=γ1+γ2。通常γ為負值，表示超前換流[2]。

在本試驗中，通過示波器觀測并與一些經驗補償角度對照，得出以下補償角度的表格[3]。

1.5 電動機的啟動

本試驗采用預定位啟動。

啟動時先對任意兩相通電，使起轉到換相臨界點，通過延遲1s等待電動機停止震蕩。延遲后立即換相，使電動機轉動。

根據動力學方程

解得電動機轉一轉所需的時間為：

這里延遲時間的初值設定為4.8ms。

由于無刷直流電動機在啟動時電流大約是額定電流的4.5倍，所以應避免啟動電流過大，如要限制啟動電流大小，本試驗采用改變端電壓大小的軟件方法限定占空比，使啟動電流不超過預先設定值。假設直流母線電壓作用于定子電樞繞組的時間為兩相功率管導通時間，那么在忽略電樞電阻壓降情況下直流母線電壓主要作用于電樞電感，其公式為：

因此，如果限制定子電樞電流最大值等于允許采樣電流最大值（小于啟動電流值），那么可以由式（3）得到電機啟動時直流母線電壓占空比最大值。

根據式（4）和PWM開關周期可以確定電機零速啟動時最大占空比。

這里本試驗初始啟動限制占空比設定為29.89%。

2 程序框圖

主程序如（圖1）所示。

3 結語

探討了反電動勢過零檢測法補償，通過試驗觀測波形針對補償，提高了換相點精度。根據反電動勢過零檢測法原理，利用軟件測量法替代了硬件比較電路，節約了成本，提高了系統的可靠性。

參考文獻

[1]謝寶昌，任永德.電動機的DSP控制技術及其應用.北京：北京航空航天大學出版社，2005

篇3

【關鍵詞】EDA技術;QuartusⅡ;電子設計;VHDL

1.引言

集成電路設計不斷向超大規模、低功率、超高速方向發展，其核心技術是基于EDA技術的現代電子設計技術。EDA（Electronic Design Automation，電子設計自動化）技術，以集成電路設計為目標，以可編程邏輯器件（如CPLD、FPGA）為載體，以硬件描述語言（VHDL、VerilogHDL）為設計語言，以EDA軟件工具為開發環境，利用強大計算機技術來輔助人們自動完成邏輯化和仿真測試，直到既定的電子產品的設計完成。其融合了，大規模集成電路制造技術、計算機技術、智能化技術，可以進行電子電路設計、仿真，PCB設計，CPLD/FPGA設計等。簡言之，EDA技術可概括為在開發軟件（本文用QuartusⅡ）環境里，用硬件描述語言對電路進行描述，然后經過編譯、仿真、修改環節后，最終下載到設計載體（CPLD、FPGA）中，從而完成電路設計的新技術。

以EDA技術為核心的現代電子設計方法和傳統的電子設計方法相比有很大的優點，兩種設計方法的流程如下圖：

圖1 傳統電子設計流程圖

圖2 基于EDA的現代電子設計流程圖

比較兩種設計方法，基于EDA技術的現在電子設計方法采用自上而下的設計方法，系統設計的早期便可進行逐層仿真和修改，借助計算機平臺，降低了電路設計和測試的難度，極大程度地縮短了電子產品的設計周期、節約了電子產品的設計成本。DEA技術極大的促進了現代電子技術的發展，已成為現代電子技術的核心。

2.QuartusⅡ軟件開發環境介紹

QuartusⅡ軟件是Alter公司開發的綜合性EDA工具軟件，提供了強大的電子設計功能，充分發揮了FPGA、CPLD和結構化ASIC的效率和性能，包含自有的綜合器及仿真器，支持原理圖、VHDL、VerilogHDL等多種設計輸入，把設計、布局布線和驗證功能以及第三方EDA工具無縫的集成在一起。QuartusⅡ與Alter公司的上一代設計工具MAX+plusⅡ具有一定的相似性，和繼承性。使熟悉MAX+plusⅡ開發環境的設計人員可以快速熟練應用。相比之下，QuartusⅡ軟件功能更為強大、設計電路更為便捷，支持的器件更多。增強了自動化程度，縮短了編譯時間，提升了調試效率。從而縮短了電子產品的設計周期。利用QuartusⅡ軟件進行電子電路設計流程如圖3所示。

圖3 QuartusⅡ設計流程圖

3.在QuartusⅡ環境下的EDA方法設計實例

下面本文在QuartusⅡ環境下，以下降沿D觸發器的設計為例來說明基于EDA技術的現代電子設計方法（本文以QuartusⅡ9.0為例）。

3.1 在計算機上安裝QuartusⅡ9.0版本軟件

QuartusⅡ9.0對計算機硬件配置要求不高，現階段的主流配置完全可以滿足其要求。QuartusⅡ9.0安裝過程很簡單，按照提示操作即可。

3.2 D觸發器功能分析

從D觸發器真值表可以看出，當時鐘信號clk不論是高電平還是低電平，其輸出q的狀態都保持不變，當時鐘信號clk由高電平變為低電平時，輸出信號q和輸入信號d的狀態相同。

表1 D觸發器真值表

輸入d 時鐘clk 輸出q

× 0 不變

× 1 不變

0 下降沿 0

1 下降沿 1

3.3 D觸發器的VHDL描述設計

下面給出D觸發器的VHDL描述：

library ieee;

use ieee.std_logic_1164.all;

entity dff1 is

port（d，clk：in std_logic;

q：out std_logic）;

end dff1;

architecture bhv of dff1 is

begin

process（clk）

begin

if clk='1' then

q<=d;

end if;

end process;

end bhv;

上面程序在QuartusⅡ9.0環境下，經保存后進行編譯，然后可進行波形仿真。

3.4 設計仿真

VHDL描述程序編譯后，建立矢量波形文件，之后可以進行波形仿真，得到如下波形仿真圖（如圖4所示）：

圖4 D觸發器仿真波形圖

此仿真波形符合D觸發器真值表，說明電路設計正確。如果波形仿真不符合真值表，說明電路設計有問題，此時可以回到3.3步驟修改VHDL描述程序，直至仿真結果正確為止。

波形仿真正確后，可得出相應的邏輯電路圖，D觸發器電路圖（如圖5所示）如下：

圖5 D觸發器邏輯電路圖

3.5 配置下載測試

整個電路設計、編譯仿真無誤后，按照FPGA開發板說明書進行引腳鎖定，重新進行編譯后，然后通過下載電纜線，將產生的sof文件下載至FPGA中，對電路進行測試、驗證，完成電路的最終設計。

4.結束語

本文以QuartusⅡ開發環境下的實際電路設計為例，介紹了基于EDA技術的現代電子設計方法。通過設計過程可知，DEA技術在現代電子電路設計中的重要性。在電子技術飛速發展的信息時代，EDA技術也在不斷發展。電子產品設計者有必要熟練掌握硬件描述語言、可編程邏輯器件以及各種主流軟件開發環境，這樣才可以在最短的時間內完成高質量的電子產品設計任務。

參考文獻

[1]閻石.數字電子技術基礎[M].北京：高等教育出版社（第五版），2006.

[2]劉江海.EDA技術[M].武漢：華中科技大學出版社，2009.

篇4

>> “射頻集成電路設計”課程教學改革初探 應用于相控陣收發組件的射頻微波集成電路設計探討 納米尺度互連線寄生參數的仿真及應用于CMOS射頻集成電路設計 模擬集成電路設計教學探討 《集成電路設計》課程教學改革與探索 集成電路設計本科教學改革探索 集成電路設計與集成系統專業人才培養模式的探究 集成電路設計與集成系統專業CDIO培養模式的研究與實踐 集成電路設計專業課程體系改革與實踐 《數字集成電路設計原理》課程教學探索 集成電路設計作為專業核心課程設置的探討 集成電路設計方法及IP設計技術的探討 集成電路設計的本科教學現狀及探索 模擬集成電路設計教學方法探討 《專用集成電路設計》教學方法初探 結合集成電路設計大賽談創新能力的培養 同步數字集成電路設計中的時鐘偏移分析 《2012中國集成電路設計業發展報告》的統計及結論 模擬集成電路設計的自動化綜合流程研究 以工程需求為導向的集成電路設計閉環教育研究 常見問題解答 當前所在位置：l.

[3]http：//.cn/Info/html/n14730_1.htm.

[4]http：///info/20121026/227691.shtml.

[5]馮衛東.美科學家證實電路世界第四種基本元件存在[N/OL].科技日報，2008-05-06.

[6]李九生.“微波與射頻技術”課程新式教學理念應用[J].科技信息，2010，（6）.

[7]李金鳳，王健，劉歡.“射頻集成電路設計”課程教學改革初探[J].考試周刊，2012，(15).

[8]張銀蒲.基于射頻方向課程群的教學改革與創新[J].唐山學院學報，2013，（1）.

[9]王立華.虛擬網絡分析儀在射頻電路設計中的應用[J].電子測量技術，2012，（4）.

收稿日期：2013-09-10

篇5

2001年我國新增“集成電路設計與集成系統”本科專業，2003年至2009年，我國在清華大學、北京大學、復旦大學等高校分三批設立了20個大學集成電路人才培養基地，加上原有的“微電子科學與工程”專業，目前，國內已有近百所高校開設了微電子相關專業和實訓基地，由此可見，國家對集成電路行業人才培養的高度重視。在新形勢下，集成電路相關專業的“重理論輕實踐”、“重教授輕自學輕互動”的傳統人才培養模式已不再適用。因此，探索新的人才培養方式，改革集成電路設計類課程體系顯得尤為重要。傳統人才培養模式的“重理論、輕實踐”方面，可從課程教學學時安排上略見一斑。例如：某高校“模擬集成電路設計”課程，總學時為80，其中理論為64學時，實驗為16學時，理論與實驗學時比高達4∶1。由于受學時限制，實驗內容很難全面覆蓋模擬集成電路的典型結構，且實驗所涉及的電路結構、器件尺寸和參數只能由授課教師直接給出，學生在有限的實驗學時內僅完成電路的仿真驗證工作。由于缺失了根據所學理論動手設計電路結構，計算器件尺寸，以及通過仿真迭代優化設計等環節，使得眾多應屆畢業生走出校園后普遍不具備直接參與集成電路設計的能力。“重教授、輕自學、輕互動”的傳統教學方式也備受詬病。課堂上，授課教師過多地關注知識的傳授，忽略了發揮學生主動學習的主觀能動性，導致教師教得很累，學生學得無趣。

2集成電路設計類課程體系改革探索和教學模式的改進

2014年“數字集成電路設計”課程被列入我校卓越課程的建設項目，以此為契機，卓越課程建設小組對集成電路設計類課程進行了探索性的“多維一體”的教學改革，運用多元化的教學組織形式，通過合作學習、小組討論、項目學習、課外實訓等方式，營造開放、協作、自主的學習氛圍和批判性的學習環境。

2．1新型集成電路設計課程體系探索

由于統一的人才培養方案，造成了學生“學而不精”局面，培養出來的學生很難快速適應企業的需求，往往企業還需追加6～12個月的實訓，學生才能逐漸掌握專業技能，適應工作崗位。因此，本卓越課程建設小組試圖根據差異化的人才培養目標，探索新型集成電路設計類課程體系，重新規劃課程體系，突出課程的差異化設置。集成電路設計類課程的差異化，即根據不同的人才培養目標，開設不同的專業課程。比如，一些班級側重培養集成電路前端設計的高端人才，其開設的集成電路設計類課程包括數字集成電路設計、集成電路系統與芯片設計、模擬集成電路設計、射頻電路基礎、硬件描述語言與FPGA設計、集成電路EDA技術、集成電路工藝原理等；另外的幾個班級，則側重于集成電路后端設計的高端人才培養，其開設的集成電路設計類課程包括數字集成電路設計、CMOS模擬集成電路設計、版圖設計技術、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測試等。在多元化的培養模式中，加入實訓環節，為期一年，設置在第七、八學期。學生可自由選擇，或留在學校參與教師團隊的項目進行實訓，或進入企業實習，以此來提高學生的專業技能與綜合素質。

2．2理論課課堂教學方式的改進

傳統的課堂理論教學方式主要“以教為主”，缺少了“以學為主”的互動環節和自主學習環節。通過增加以學生為主導的學習環節，提高學生學習的興趣和學習效果。改進措施如下：

（1）適當降低精講學時。精講學時從以往的占課程總學時的75％～80％，降低為30％～40％，課程的重點和難點由主講教師精講，精講環節重在使學生掌握扎實的理論基礎。

（2）增加課堂互動和自學學時。其學時由原來的占理論學時不到5％增至40％～50％。

（3）采用多樣化課堂教學手段，包括團隊合作學習、課堂小組討論和自主學習等，激發學生自主學習的興趣。比如，教師結合當前本專業國內外發展趨勢、研究熱點和實踐應用等，將課程內容凝練成幾個專題供學生進行小組討論，每小組人數控制在3～4人，課堂討論時間安排不低于課程總學時的30％［3］。專題內容由學生通過自主學習的方式完成，小組成員在查閱大量的文獻資料后，撰寫報告，在課堂上與師生進行交流。課堂理論教學方式的改進，充分調動了學生的學習熱情和積極性，使學生從被動接受變為主動學習，既活躍了課堂氣氛，也營造了自主、平等、開放的學習氛圍。

2．3課程實驗環節的改進

為使學生盡快掌握集成電路設計經驗，提高動手實踐能力，探索一種內容合適、難度適中的集成電路設計實驗教學方法勢在必行。本課程建設小組將從以下幾個方面對課程實驗環節進行改進：

（1）適當提高教學實驗課時占課程總學時的比例，使理論和實驗學時的比例不高于2∶1。

（2）增加課外實驗任務。除實驗學時內必須完成的實驗外，教師可增設多個備選實驗供學生選擇。學生可在開放實驗室完成相關實驗內容，為學生提供更多的自主思考和探索空間。

（3）提升集成電路設計實驗室的軟、硬件環境。本專業通過申請實驗室改造經費，已完成多個相關實驗室的軟、硬件升級換代。目前，實驗室配套完善的EDA輔助電路設計軟件，該系列軟件均為業界認可且使用率較高的軟件。

（4）統籌安排集成電路設計類課程群的教學實驗環節，力爭使課程群的實驗內容覆蓋設計全流程。由于集成電路設計類課程多、覆蓋面大，且由不同教師進行授課，因此課程實驗分散，難以統一。本課程建設小組為了提高學生的動手能力和就業競爭力，全面規劃、統籌安排課程群內的所有實驗，使學生對集成電路設計的全流程都有所了解。

3工程案例教學法的應用

為提升學生的工程實踐經驗，我們將工程案例教學法貫穿于整個課程群的理論、實驗和作業環節。下面以模擬集成電路中的典型模塊多級放大器的設計為例，對該教學方法在課程中的應用進行詳細介紹。

3．1精講環節

運算放大器是模擬系統和混合信號系統中一個完整而又重要的部分，從直流偏置的產生到高速放大或濾波，都離不開不同復雜程度的運算放大器。因此，掌握運算放大器知識是學生畢業后從事模擬集成電路設計的基礎。雖然多級運算放大器的電路規模不是很大，但是在設計過程中，需根據性能指標，謹慎挑選運放結構，合理設計器件尺寸。運算放大器的性能指標指導著設計的各個環節和幾個比較重要的設計參數，如開環增益、小信號帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉換速率等。由于運算放大器的設計指標多，設計過程相對復雜，因此其工作原理、電路結構和器件尺寸的計算方法等，這部分內容需要由主講教師精講，其教學內容可以放在“模擬集成電路設計”課程的理論學時里。

3．2作業環節

課后作業不僅僅是課堂教學的鞏固，還應是課程實驗的準備環節。為了彌補缺失的學生自主設計環節，我們將電路結構的設計和器件尺寸、相關參數的手工計算過程放在作業環節中完成。這樣做既不占用寶貴的實驗學時，又提高了學生的分析問題和解決問題的能力。比如兩級運算放大器的設計和仿真實驗，運放的設計指標為：直流增益＞80dB；單位增益帶寬＞50MHz；負載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機實驗之前，主講教師先將該運放的設計指標布置在作業中，學生根據教師指定的設計參數完成兩級運放結構選型及器件尺寸、參數的手工計算工作，仿真驗證和電路優化工作在實驗學時或課外實訓環節中完成。

3．3實驗環節

在課程實驗中，學生使用EDA軟件平臺將作業中設計好的電路輸入并搭建相關仿真環境，進行仿真驗證工作。學生根據仿真結果不斷優化電路結構和器件尺寸，直至所設計的運算放大器滿足所有預設指標。其教學內容可放在“模擬集成電路設計”或“集成電路EDA技術”課程里［4］。

3．4版圖設計環節

版圖是電路系統和集成電路工藝之間的橋梁，是集成電路設計不可或缺的重要環節。通過集成電路的版圖設計，可將立體的電路系統變為一個二維的平面圖形，再經過工藝加工還原為基于硅材料的立體結構。兩級運算放大器屬于模擬集成電路，其版圖設計不僅要滿足工藝廠商提供的設計規則，還應考慮到模擬集成電路版圖設計的準則，如匹配性、抗干擾性以及冗余設計等。其教學內容可放在課程群中“版圖設計技術”的實驗環節完成。通過理論環節、作業環節以及實驗的迭代仿真和版圖設計環節，使學生掌握模擬集成電路的前端設計到后端設計流程，以及相關EDA軟件的使用，具備了直接參與模擬集成電路設計的能力。

4結語

篇6

【關鍵詞】CDIO 《電路設計軟件》 教學改革

1 引言

作為通信、電子及其相關專業課程體系中的核心課程，《電路設計軟件》的特點是集理論性和實踐性于一體。課程教學的目的是要求學生既要掌握電路設計軟件的基本操作方法，又要具備PCB設計的基本能力。在傳統教學中，教師往往注重軟件的基本操作過程，以至于忽略了學生工程設計能力的培養。通過對電子科技大學成都學院（以下稱本院）通信工程系2012級～2013級的15名學生進行問卷調查，結果顯示，其中12名學生對軟件操作的流程非常熟悉，然而，一旦涉及讓學生獨立設計簡單項目，卻僅僅只有4人能夠獨立開展。由此可知，傳統的教學方式已經不再適應時代的人才需求，完善當前的教學方法勢在必行。隨著社會對大學生動手能力的要求越來越高，CDIO的工程教學模式被許多高校廣泛采用。大量案例證明，該模式對于提升學生的動手能力和創新能力都是行之有效的。因此，在《電路設計軟件》課程中，擬采用該教學方式進行實踐。

2 課程特點分析

《電路設計軟件》是一門以實驗教學為主的課程，主要的教學內容包括：電路設計軟件的使用方法、工程項目的開發流程等。因此，課程教學的首要任務是讓學生熟悉軟件的操作方法。然而，該環節并非教學的主要目的，僅僅只能作為課程教學的初級目標。而實際工程項目中，掌握電路設計的能力和方法，熟悉基礎的設計原理與規范至關重要，故教學中也應該將重心放在該環節中。所以，培養學生的實際工程設計能力，既是教學重點，也是教學難點。針對該難點，擬采取從實際項目出發，讓學生參與到電路設計的工程項目中，主動探索問題、發現問題、解決問題，從而達到提升理論知識水平、提高強動手能力的目的。

3 基于CDIO的教學改革方案

CDIO工程教育模式的本質是讓學生在“做中學”和“學中做”。因此，在教學培養方案的修訂中，必須針對課程的不同知識點，開展各級項目。本課程的實例項目體系如圖1所示。

圖1 電路設計軟件課程實例項目體系

3.1電路設計軟件操作基礎教學

基礎教學是本院《電路設計軟件》CDIO教學中的首要環節。具體的教學措施是實例引入，即在實驗中將相應的知識點都用實例來說明，如電路原理圖設計、報表的生成、pcb版圖創建以及布線操作等。通過對各個實例的親自操作，讓學生便能夠掌握軟件操作基本方法。同時，為培養學生的團隊意識，擬采用分組教學模式，將學生按照3～5人分組，每組配合完成每次的課堂操作練習實例。考慮學生基礎問題，這些實例的選擇首先是基于實際工程案例，同時兼顧學生入門要求，對難度進行控制，詳細描述實例的工程應用狀況，讓學生明白要做什么，在做什么。針對每個實例操作相應地對每組學生進行分數評定。在實驗操作過程中，對普遍出現的問題進行集中講解，個別錯誤一對一討論，以這種方式確保學生對實例的理解以及操作的掌握，為后續教學過程打好基礎。

3.2電路設計技巧教學

技巧教學集中在電路設計技巧進階，目的是讓學生在掌握了軟件操作技巧之后，能夠更進一步對電路原理與相對高級的設計技巧有一定了解，為下一板塊即項目任務板塊打好基礎。在傳統教學中，這一部分內容往往被忽視，而在實際的工程實踐中，要能夠設計出滿足性能要求的電路板，該方面的能力是必需的。因此，在教學中要引入一定的電路設計理論教學模塊，從而培養學生創新設計能力，主要包含軟件高級操作技巧，元件相關高級編輯技巧，PCB布局技巧，PCB布線技巧。同時以分組方式對各組成員完成情況進行成績評定。在電路設計領域，設計技巧難度差異非常大。本部分教學內容經過精挑細選，力求在展示設計高級技巧的同時，全面貼合學生的實際基礎水平，以“項目講座”到“自學提高”模式，充分激發學生自我專研精神與學習興趣，從而培養學生電路設計的實踐能力。

3.3電路設計項目任務教學

貼合學生實際，精選出完整的項目任務。讓學生團隊完成從需求分析、方案制定，到設計出圖、產品調試、成品交付的整個實際產品流程。教學內容包含分組選題與任務下達、方案討論與定型以及資料收集整理與原理圖設計、pcb版圖設計布局布線、項目驗收與考核。項目選擇貼合專業方向，體現工程實際需求，以難度為基準進行項目分集，分為一級項目、二級項目以及三級項目。學生團隊可以根據自己的基礎情況進行選題，同時鼓勵學生創新思路，自主提出項目研究方向，充分激發學生自我專研精神，培養學生實踐開發能力。

3.4 考核形式的多樣化

CDIO教學模式主要體現在讓學生感受工程項目實踐的過程。因此，傳統的以單一上機考試成績為評定標準的考核形式應當弱化，取而代之的是將單一成績轉變為綜合成績評定，即項目實施中的每個環節都參與到考核中。例如，在電路設計中，針對學生的原理圖設計的合理性，進行階段性的成績評定，并以一定比例納入總成績。本院的《電路設計軟件》課程中，成績分布比例擬修訂為：期末成績比重為40%，考核方式為上機考試;平時成績分為三個部分：軟件基礎部分15%，軟件設計技巧部分15%，項目任務部分30%。

4 教學案例分析

以本院13級通信工程專業兩個班為教學測試對象，為方便比較，將其定義為A班和B班。測試時間為2014―2015學年第2期。教學模式的選擇上，A班沿用傳統模式、B班則采用CDIO教學模式。最終，兩個班都以一個含耦合電感電路的簡單項目設計仿真為測試題目。學生的最終成績，由4名本系電氣工程專家根據項目完成質量，進行綜合評定。考核具體情況如圖2所示。

圖2. A班與B班最終成績對比

由圖2可知，在實施CDIO教學模式后，B班學生在高分段、良好段以及合格段均全面高于傳統模式下的A班。由此可以證明，該課程CDIO教學方案的措施，是能夠促進教學質量大幅度提高的，值得推廣。

5 結語

在《電路設計軟件》課程教學中，引入CDIO教學模式，能夠有效地培養學生鉆研能力，培養學生的創造性思維，提升學生的實踐動手能力。在未來的教學中，該教學模式還需要不斷完善，因此，教師還需精心設計各個環節的實例與項目任務，從多個方面介紹設計軟件操作、設計技巧、工程實踐需求等方面，力求讓學生的能力得到不斷提高。

【參考文獻】

[1]魏雄，陸玲.OrCAD和PADS Layout電路設計與實踐[M].西安：西安電子科技大學出版社， 2010.

篇7

關鍵詞：電子設計自動化；課程特點；教學方法

作者簡介：董素鴿（1983-），女，河南葉縣人，鄭州大學西亞斯國際學院電子信息工程學院，助教；李華（1972-），男，河南鄭州人，鄭州大學西亞斯國際學院電子信息工程學院，助教。（河南鄭州451150）

中圖分類號：G642.41     文獻標識碼：A     文章編號：1007-0079（2012）11-0046-02

電子設計自動化（EDA：Electronic Design automation）是將計算機技術應用于電子設計過程中而形成的一門新技術，[1]它已經被廣泛應用于電子電路的設計和仿真、集成電路的版圖設計、印刷電路板（PCB）的設計和可編程器件的編程等各項工作中。

隨著半導體技術及電子信息工業的不斷發展，電子設計自動化技術在信息行業中的應用范圍越來越廣泛，應用領域也涉及產業鏈中的幾乎任何一個環節。一方面是社會上對電子設計自動化人才的急需，另一方面是我國高校中電子設計自動化人才培養的落后，兩者之間的矛盾也促使眾多的高校開始在電子信息、微電子技術等專業中開設“電子設計自動化”課程。如今，該課程已成為眾多信息類學科的專業必修課，這為我國電子設計自動化人才的培養和充實做出了巨大的貢獻。

“電子設計自動化”課程教學效果直接影響著人才培養的質量，因此，優秀的教學方法和教學質量是教學過程中必須重視的。筆者根據近幾年的教學經歷，總結經驗，開拓創新，形成了一套特有的教學方法，旨在培養出基礎牢、思路清、知識廣、能力強的電子設計自動化人才。

一、“電子設計自動化”課程教學的特點

電子設計自動化是一個較為寬泛的概念，它涵蓋了電路設計、電路測試與驗證、版圖設計、PCB板開發等各個不同的應用范圍。而當前“電子設計自動化”課程設置多數側重電路設計部分，即采用硬件描述語言設計數字電路。因此，該課程的教學具非常突出的特點。

1.既要有廣度，又要有深度

有廣度即在教學過程中需要把電子設計自動化所包含的各個不同的應用環節都要讓學生了解，從而使學生從整個產業鏈的角度出發，把握電子設計自動化的真正含義，以便于他們建立起一個全局概念。有深度即在教學過程中緊抓電路設計這個重點，著重講解如何使用硬件描述語言設計硬件電路，使學生具備電路設計的具體技能，并能夠應用于實踐和工作當中。

2.突出硬件電路設計的概念

在眾多高校開設的“電子設計自動化”課程中，多數是以硬件描述語言VHDL作為學習重點的。而VHDL語言是一門比較特殊的語言，與C語言、匯編語言等存在很大的不同。因此，在教學過程中首先要讓學生明白這門語言與前期所學的其他語言的區別，并通過實例，如CPU的設計及制造過程，讓學生明白VHDL等硬件描述語言的真正用途，并將硬件電路設計的概念貫穿整個教學過程。

3.理論與實踐并重

“電子設計自動化”是一門理論性與實踐性都很強的課程，必須兩者并重，才能收到良好的教學效果。在理論學習中要突顯語法要點和電路設計思想，[2]并通過實踐將這些語法與設計思想得以加強和鞏固，同時在實踐中鍛煉學生的創新能力。

二、“電子設計自動化”課程教學方法總結

良好的教學方法能起到事半功倍的效果。因此，針對“電子設計自動化”課程的教學特點，筆者根據近幾年的教學經驗總結了一些行之有效的教學方法。

1.以生動的形式帶領學生進入電子設計自動化的世界

電子設計自動化對學生來說是一個全新的概念。如何讓他們能夠快速地進入到這個世界中，并了解這個世界的大概，從而對這個領域產生興趣，是每個老師在這門課授課之前必須要做的一件事情。教師可以采用一些現代化的多媒體授課技術，讓學生更直觀地了解電子設計自動化。由于電子設計自動化是一個很抽象的概念，因此，可以通過播放視頻、圖片等一些比較直觀的內容來讓學生了解這個領域。從學生最熟悉的電腦CPU引入，通過一段“CPU從設計到制造過程”的視頻，讓學生了解集成電路設計與制造的流程與方法，并引出集成電路這個概念。

通過早期的集成電路與現在的集成電路的圖片對比，引出EDA的概念，并詳細講解EDA對于集成電路行業的發展所作的巨大貢獻。在教學過程中，通過向學生介紹一些使用EDA技術實現的當前比較主流的產品及其應用，提高學生對EDA的具體認識。這些方法不僅使學生對EDA相關的產業有了相應的了解，更激發了學生的學習興趣，使學生能夠踴躍地投入到“電子設計自動化”的學習中。

2.以實例展開理論教學

“電子設計自動化”的學習內容包含三大部分：[3]硬件描述語言（以VHDL語言為學習對象）、開發軟件（以QUARTUS II為學習對象）和實驗用開發板（以FPGA開發板為學習對象）。

硬件描述語言的學習屬于理論學習部分，是重中之重。對于一門編程語言的學習來說，語法和編程思想是學習要點。在傳統的編程語言學習的過程中，通常都是將語法作為主線，結合語法實例逐漸形成編程思想。這種學習方法會使學生陷入到學編程語言就是學習語法的誤區中，不僅不能學到精髓，還會因為枯燥乏味而產生厭倦感。

如何能使學生既能掌握電路設計的方法，又輕松掌握語法規則是一個教學難題。筆者改變傳統觀念，將編程思想的學習作為教學主線，在理論學習過程中，以具體電路實例為基礎，引導學生從分析電路的功能入手，熟悉將電路功能轉換為相應的程序語句的過程，并掌握如何將這些語句按照規則組織成一個完整無誤的程序。在此過程中，不斷引入新的語法規則。由于整個過程中學生的思考重點都放在電路功能的實現上，而語法的學習就顯得不那么突兀，也不會產生厭倦感。由于語法時刻都需要用到且容易忘記，因此在后期的實例講解過程中需要不斷地鞏固之前所學過的語法現象，以避免學生遺忘，以此讓學生明白，學習編程語言的真正目的是為了應用于電路設計。通過一些實踐，學生體會到語言學習的成就感，進一步提高了學習興趣，此方法收到了良好的教學效果。

3.將硬件電路設計的概念貫穿始終

硬件描述語言與軟件語言有本質區別。很多學生由于不了解硬件描述語言的特點，在學習過程中很容易將之前所學的C語言等軟件編程語言的思維慣性的應用于VHDL語言的學習過程中，這對于掌握硬件電路設計的實質有非常大的阻礙。因此，在教學過程中，從最初引入到最后設計電路，都要始終將硬件電路設計的概念和思維方式貫穿其中。

在講述應用實例時，需要向學生分析該例中的語句和硬件電路的關系，并強調這些語句與軟件語言的區別。以if語句為例，在VHDL語言中，if語句的不同應用可以產生不同的電路結構。完整的if語句產生純組合電路，不完整的if語句將產生時序電路，如果應用不當，會在電路中引入不必要的存儲單元，增加電路模塊，耗費資源。[4]而對于軟件語言，并沒有完整if語句與不完整if語句之分。為了讓學生更深刻地理解不同的if語句對應的硬件電路結構特性，可以通過一個小實例綜合之后的電路結構圖來說明。

如以下兩個程序：

（1）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

elsif a

end if；

end process；

end；

（2）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

else y

end if；

end process；

end；

（1）（2）兩個程序唯一的不同點在于：程序（1）中使用的是elsif語句，是一個不完整的if語句描述，而程序（2）使用的是else語句，是一個完整的if語句描述。這一條語句的區別卻決定了兩個程序的電路結構有很大的不同。（1）綜合的結果是一個時序電路，電路結構復雜，如圖1所示。而（2）綜合的結果是一個純組合電路，電路結構非常簡單，如圖2所示。通過綜合后的電路圖比較，學生更深刻理解這兩類語句的區別。

強化硬件電路設計的思想，可以促使學生逐漸形成一種規范、高效、資源節約的設計風格，培養一個優秀的硬件電路設計工程師。

4.通過實踐拓展強化學生動手能力

“電子設計自動化”是一門實用性很強的課程，學生在學完該課程后必須具備一定的硬件電路設計和調試的能力，因此在教學中需要不斷地用實踐訓練來強化學生在課堂所學習的理論知識，并使他們達到能夠獨立設計較復雜硬件電路的能力。

筆者在教學過程中鼓勵學生將課程實踐和畢業設計內容相結合的方法，讓學生強化實踐能力，收到了良好的效果。學習“電子設計自動化”課程的學生基本上都是即將進入大四，此時他們的畢業設計已經開始進入選題，開始了初步設計的過程。筆者先在實驗課堂向學生布置一些常用硬件電路設計的題目，比如交通燈、自動售貨機、電梯控制器等，讓學生體會電子設計自動化課程的實用性，激發他們的思考和學習興趣。在此基礎上分組組建實踐小團隊，讓每組學生共同完成一個較復雜的電路系統，比如遙控小車、溫度測控系統等，鼓勵他們將所做的內容與畢業設計對接。其中大部分同學通過這些訓練都可以掌握硬件電路設計的基本方法和流程，有一部分同學還能設計出比較出色的作品。此過程不僅讓學生體會到了學習知識的快樂，也培養了他們的團隊協作精神，為他們以后的繼續深造和工作做了鋪墊。

三、結束語

掌握“電子設計自動化”課程的特點，有針對性地改善教學方法，充分調動學生的學習積極性，強化理論和實踐教學相結合，一方面使學生把握課程的全局性，了解和熟悉電子設計自動化行業的狀況和最新動態；另一方面培養學生具有扎實的理論基礎和良好的動手能力，培養出厚基礎、重實踐、有創新的高素質人才，具有重要的社會意義。

參考文獻：

[1]潘松,黃繼業.EDA技術與VHDL(第二版)[M].北京:清華大學出版社,2007.

[2]Roth,C.H.數字系統設計與VHDL[M].金明錄,劉倩,譯.北京:電子工業出版社,2008.

篇8

關鍵詞：CDIO理念；數字電路設計；實踐環節教學

一、引言

CDIO理念是由麻省理工學院等四所大學所創立，是一種全新的課程教學理念，主要涵蓋12項標準，關注學生可操作性能力培養，使學生能夠在主動、積極的學習態度下，更加靈活、深入地參與到課程教學實踐活動中。CDIO理念在數字電路設計實踐環節教學改革中的應用，有助于學生綜合實踐能力的提升，對學生未來的工作與發展能夠產生重要的影響。本文基于CDIO理念的內容，分析數字電路設計實踐環節教學的相關方式，以期能夠不斷提升學生的綜合實踐水平。

二、CDIO理念在數字電路設計實踐環節教學中應用的價值

CDIO理念在數字電路設計實踐環節中的應用，符合課程教學的客觀要求，能夠為學生未來的發展奠定良好的基礎。第一，符合課程教學的客觀要求。硬件課程入門相對較難，實踐環節是提升學生理論知識聯系實踐的重要方式，將CDIO理念融入數字電路設計實踐環節中，有助于豐富課程教學的內容，轉變單一的教師講授課程教學方式，在充分激發學生實踐探究興趣、實踐參與熱情的基礎上，培養學生問題分析能力、問題解決能力，為學生數字電路設計綜合能力的提升奠定良好的基礎。[1]第二，符合社會用人的實際需求。信息化時代背景下，社會中用人單位對數字電路設計人才的需求不斷增加，將CDIO理念融入教學實踐環節中，通過針對性的情境設計、案例分析等方式，能夠使學生在實驗參與、實驗設計的過程中，形成一定的綜合問題分析能力，培養學生的創新意識與創新能力，為學生未來的工作與發展奠定良好的基礎。

三、基于CDIO理念的數字電路設計實踐環節教學改革對策

素質教育理念下，基于CDIO理念的數字電路設計實踐教學環節教學，可以通過基于課程教學的目標，循序漸進開展綜合實驗活動；開展合作探究的活動，增強學生實際電路設計能力等方式循序漸進的展開。第一，基于課程教學的目標，循序漸進開展綜合實驗活動。明確的課程教學目標設計，能夠使各項數字電路設計實踐教學環節能夠循序漸進的展開，對學生知識的逐漸學習以及能力的不斷提升，能夠產生積極的影響。教師可以結合課程教學內容進行教學目標的設計，基于CDIO標準中3、5、7的要求，結合嘗試教學的方法，鼓勵學生多嘗試、多參與。[2]教師可以將數字電路設計課程教學實踐環節分成兩個層次，從最基礎的入門級電路編程開始，難度逐漸提升，最后使每一位學生均能夠完成實際的案例綜合實驗，初步具備實際的工程能力。實驗教學環節中，教師需要秉持著良好的教學態度，平等對待每一位學生，給予學生充足的實驗參與時間，并引導學生積極表述自己的觀點，保證綜合實驗教學活動開展的效果。第二，開展合作探究的活動，增強學生實際電路設計能力。嘗試性實驗的方式能夠緩解學生的心理壓力，教師需要給與學生更多的鼓勵與支持。素質教育理念下不僅僅關注學生知識與技能的掌握情況，同時也比較關注學生合作意識、探究意識以及創新意識的培養。[3]素質教育理念下，教師可以通過開展合作探究活動的方式，將2名到4名學生劃分為一個小組，并且通過任務、資料查找、實驗驗收以及撰寫實驗報道等方式，不斷提升學生的實際工程能力，使各項數字電路設計實踐教學活動能夠更加貼近于科研項目研究流程，貼近于學生的實際生活。[4]比如教師可以為學生布置“編寫出租車計費器、電梯控制器以及自動售貨機”的相關任務。學生通過分組合作的方式，每一位學生負責完成一個項目，學生需要通過小組合作的方式，在規定的時間內完成項目合作。學生需要明確分工每一個人的工作，通過方案的設計、可行性的論證以及相關資料的查找等方式，完成實驗設計工作。在實驗參與的過程中，形成一定的合作意識與探究能力，學會合作、學會分析。學生完成合作實驗項目后，還需要進行實驗報告的撰寫，培養學生的邏輯分析能力。

四、結束語

信息化時代背景下，人才綜合實踐能力將會直接影響人才的綜合發展情況。教師可以通過基于課程教學的目標，循序漸進開展綜合實驗活動；開展合作探究的活動，增強學生實際電路設計能力等方式，將CDIO理念與數字電路設計實踐教學環節相互融合，為學生帶來全新的數字電路設計實踐學習體驗，使每一位學生都能夠在實驗參與、實驗設計的過程中，形成一定的綜合問題分析能力，真正體驗實踐教學的價值，促進學生的全面發展。

參考文獻：

[1]郝勇靜，孟曉彩，謝娟，等.基于CDIO教育理念的工科物理化學課程教學改革與實踐[J].邯鄲職業技術學院學報，2013，04（12）:74-76.

[2]潘勁松.基于項目式教學的《高等數學》課程整體設計研究——以湖南機電職業技術學院電類專業為例[J].職業時空，2016，01（23）:43-46+55.

[3]李道真，吳曉娟，郝艷榮，等.本科模擬電路理論及實驗課程教學內容和教學方法的改革與實踐[J].華北航天工業學院學報，2011，S1（13）:90-91+97.

篇9

電路設計

當有了產品的排布規劃后，電子工程師開始設計電路。一般可以把電路分為兩個主要的組成部分：基本電路和重要電路。基本電路包含一些被動組件和主動組件。被動組件包括電阻、電容、電感、二極管等；主動組件包含專用集成電路（ASIC）,中央處理器（CPU）,控制器（Controller）,內存（Memory）,傳感器（Sensor）,驅動器（driver）,邏輯芯片（LogicIC）,電源芯片（PowerIC）等。重要電路包含前端（AFE）、中央處理器專用集成電路（CPUASIC）、固件內存（FirmwareMemory）、接口（Interface）等。然后將需要要完成的電路分割成多個單元，并畫出一個能表示各個單元功能的原理框圖。在設計過程中，要考慮到可靠、經濟等因素，對每一單元電路進行可行性分析和優缺點分析。

在設計電路的過程中需要注意以下幾點：

（1）詳細擬定單元電路的性能指標以及與前后級之間的關系，分析電路的組成形式。具體制作時，可以模擬成熟的先進電路，也可以進行創新，但都必須保證性能要求。單元電路本身不僅要制作合理，各個單元之間也要互相配合，要注意各個部分的輸入信號、輸出信號以及控制信號之間的關系。

（2）組件的工作電流、電壓、頻率和功耗等參數應能滿足電路指標的要求。

（3）元器件的極限參數必須留有充裕量，一般應大于額定值的1.5倍。

繪制電路圖

當我們的電路設計完成后，機構結構部分的設計也已經初步完成了，這樣接下來我們就要開始繪制電路圖了。繪制電路圖前需要一個布線控制圖（controldrawing）。件，哪個地方可以放多高的組件等訊息。有了布線控制圖（Controldrawing）,再加上我們前面完成的系統框圖、各部分電路設計、器件選擇完成的基礎上，就可以進行電路圖的繪制。電路繪制有很多的注意事項，重點需要注意以下幾點：

（1）布局合理、排列均勻。每一單位電路的組件盡量集中布置在一起。

（2）注意信號的流向。一般從輸入端或信號源開始，按照信號的流向依次排向各單元電路，而反饋通路的信號則與此相反。

（3）PCB板上的信號走線盡量不換層，數字器件和仿真器件要分開，盡量遠離。

（4）貼片（SMT）或雙列直插（DIP）有極性元件的正極需統一方向，標識清楚。PCB的每條路線（TRACE）都要有一個作為測試用的測試點（TESTPAD）。

（5）跟EMI工程師討論確定主要零件的擺放、power的規劃、高速訊號走線、模擬訊號的走線。這是因為即使在整個PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率，好的布局可增加生產速度，降低不良率，降低產品成本，提升產品競爭力。

硬體（H/W）和韌體（F/W）的配合

設計完成了還不夠，要讓各功能實現還需要韌體（F/W）的配合，H/W工程師必須了解如何控制自己所設計的機臺,而控制的方式就要提供輸入輸出映射（IOMapping）給F/W工程師,讓F/W工程師知道怎么控制，IOMapping是指在專用集成電路（ASIC）上有可控制的IO端，且這些IO端口是由硬體工程師自己去定義要控制哪些部分。

篇10

    引言

    本次設計主要采用TI公司生產的32位浮點數字信號處理芯片TMS320VC33作為系統的主控芯片；采用Analog公司生產的16位模數轉換芯片AD976作為模數轉換芯片；采用Linear公司生產的八階開關電容式低通濾波器LTC1064－2作為硬件濾波芯片。本系統功能的實現主要分為兩個部分即：硬件電路設計和DSP軟件程序設計。

    1. 硬件電路設計

    考慮到系統功能的實現，硬件電路設計主要分為四個部分即：信號前置處理和信號濾波處理、信號AD轉換、DSP功能實現，計算機接口電路。系統框圖如圖1：

    1.1 信號前置處理和濾波處理

    信號前置主要是通過DG419二選一模擬開關對兩個量程的信號進行切換選通，DG419的控制端由DSP直接控制，模擬信號通過DG419送給LF356運算放大器，進行信號的放大和一級濾波。這里用運算放大器人為作了一個二階濾波器，將信號整形處理幅值為±10V的準備供給AD的電壓信號。通過前置處理的模擬信號經過DG419進行選擇由DSP控制分成兩種情況即通過LTC1064－2濾波通道或者直接送給AD976，通過LTC1064－2的將前置信號的高頻濾掉，濾波器的轉折頻率由DSP提供的濾波時鐘控制。

    1.2 模數轉換

    信號經前置整形和濾波后的±10V電壓信號送到模數轉換器AD976，一個模擬量經AD轉換后產生16位數字電壓量，在轉換結束后由AD976的BUSY管腳的狀態給后面的74HC574一個鎖存脈沖，將16位數字量信號鎖存到74HC574上，等待DSP來讀取數據。這里面AD976的轉換及前置DG419的信號選通都是由DSP主控的，從時間上能夠保證讀取AD轉換后的有效數據。

    1.3 DSP功能實現

    TMS320VC33是TI公司生產的高性能浮點數字信號處理芯片，根據DSP芯片本身的特點需要考慮幾個方面：

    (1) 電源供給

    DSP本身使用3.3V工作電壓，使用1.8V鎖向環電壓，需要采用TI公司推薦的電源芯片TPS767D318將＋5V電源電壓轉換成3.3V和1.8V。

    (2) 晶振產生電路

    根據使用的晶振不同采用的晶體振蕩起振電阻和電容不同，這里采用10M晶振，起振電阻和電容分別選用470歐姆和15pF電容。

    (3) 鎖向環電路

    鎖向環需要采用推薦電路，注意用的電阻分別為100歐姆和103電容。

    (4) 電平轉換電路

    由于DSPVC33只能接受3.3V電平信號，因此需要用電平轉換芯片74LVT245進行電平轉換，同時考慮對74LVT245的讀寫邏輯操作。

    1.4 計算機接口電路設計

    計算接口電路框圖如圖2所示。

   

    計算機接口電路主要完成計算機與DSP通信的功能。計算機通過給DSP一個硬件中斷向DSP發送數據，當DSP響應硬件中斷后通過程序將中斷清除。計算機通過邏輯控制數據判斷FIFO狀態，決定讀取FIFO數據的時間。這樣完成了DSP與上位計算機的接口。

      

 

    2． DSP軟件程序設計

    DSP軟件程序設計主要完成發送通道選擇采樣時鐘、濾波時鐘；采集AD數據；處理AD數據（包括數字濾波和數據整理）；保存數據到FIFO存儲器；處理硬件中斷。DSP軟件程序流程圖如圖3、圖4、圖5所示。