導(dǎo)語：如何才能寫好一篇集成電路設(shè)計(jì)過程，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

摘要：文章指出了靜電的危害，并說明了靜電的防護(hù)機(jī)理，電路設(shè)計(jì)中的靜電防護(hù)措施，并探討了電子工廠生產(chǎn)過程中是如何進(jìn)行有效的防靜電管理。

靜電防護(hù)就是通過有效的控制手段來預(yù)防靜電對靜電敏感元器件造成傷害，它需要從電路設(shè)計(jì)、元器件選擇、生產(chǎn)制造、搬運(yùn)與存儲以及使用等等全過程的方方面面加以防護(hù)和控制，才能達(dá)到有效預(yù)防靜電對電子產(chǎn)品造成傷害。

一、靜電的危害

隨著科技的進(jìn)步和工業(yè)的高速發(fā)展，一方面，許多高分子材料被迅速推廣應(yīng)用，一些電阻率很高的高分子材料（如塑料、橡膠等）制品的廣泛應(yīng)用以及現(xiàn)代生產(chǎn)過程的高速化，使得靜電能積累到很高的程度；另一方面，靜電敏感材料的生產(chǎn)和使用（如輕質(zhì)油品、火藥、VMOS/CMOS電路芯片等），工礦企業(yè)受靜電的危害越來越突出，靜電危害造成了的后果和損失也就相當(dāng)嚴(yán)重。

人們的日常活動(dòng)即可產(chǎn)生高達(dá)幾萬伏的靜電，而人手的神經(jīng)可感覺到靜電的最低電壓也在3000V以上，但卻只需要10V的靜電釋放就可毀壞某些對靜電極度敏感的電路芯片。如果不加以防護(hù)，電子產(chǎn)品即可在不知不覺的過程中就被靜電釋放造成傷害，釀成無法彌補(bǔ)的損失。據(jù)統(tǒng)計(jì)分析有 59%的電子元器件損壞是由于靜電釋放造成的，這種損壞有兩種形式，一種是災(zāi)難性的損壞，它造成元器件功能喪失，這種情況約占靜電對元器件造成的總損壞的10%；另一種是潛在性損壞，這種損壞雖然沒有喪失元器件應(yīng)有功能，但卻使元器件的性能下降，或降低元器件使用壽命，這種情況約占靜電對元器件造成的總損壞的90%。據(jù)統(tǒng)計(jì)美國電子工業(yè)一年的靜電損失就超過100億美元，日本超過80億美元，中國目前還沒有這方面的權(quán)威統(tǒng)計(jì)數(shù)據(jù)，估計(jì)會更高。因此，在電子制造行業(yè)內(nèi)保護(hù)電子元器件免受靜電釋放的損壞是非常重要的。

二、靜電的防護(hù)機(jī)理

病毒對人體的感染必須具備三要素：感染源、感染途徑、易感人群。同樣地，靜電對電子元器件的損壞也必須具備三要素：靜電電勢、釋放途徑、敏感元器件，三者缺一不可。因此，我們在進(jìn)行靜電防護(hù)時(shí)，只需要消除三個(gè)因素中的一個(gè)因素即可起到靜電防護(hù)的作用。但靜電無處不在，我們要想消除靜電電勢幾乎是不可能，唯一的辦法是削弱靜電電勢，靜電電勢與空氣濕度有關(guān)（如表1所示），空氣濕度越大，靜電電勢就越低，但我們又不能無限制地增加空氣濕度，因?yàn)榭諝鉂穸仍酱螅瑵衩粼骷驮饺菀资艹保骷坏┦艹保ㄟ^高溫焊接就極易損壞元器件（這就是所謂的“爆米花”現(xiàn)象），因此，我們需要將環(huán)境濕度控制在一定的范圍內(nèi)（一般在40%RH～70%RH）。

靜電產(chǎn)生的方法 靜電電壓（V）

10%RH 40%RH 55%RH

人在地毯上行走 35000 15000 7500

人在塑料地板上行走 12000 5000 3000

坐在椅子上的工人 12000 5000 3000

從包裝箱上拿出泡沫 26000 20000 7000

無接地措施時(shí)人體的運(yùn)動(dòng) 6000 800 400

穿著合適的腳帶在靜電地板上行走 ＜15

表1各種動(dòng)作產(chǎn)生靜電電壓

其二，是保護(hù)靜電敏感元器件，部分電子元器件的靜電擊穿電壓如表2所示，我們在進(jìn)行電路設(shè)計(jì)時(shí)，在這些容易被靜電擊穿的電子元器件設(shè)計(jì)一些保護(hù)電路，就可以起到保護(hù)靜電敏感元器件的作用。

再者，就是控制靜電釋放途徑，這是電子產(chǎn)品生產(chǎn)制造過程中普遍采取的措施，讓產(chǎn)生的靜電安全釋放。那么，在電子制造業(yè)究竟如何保護(hù)電子元器件才能使電子元器件免受靜電釋放的損壞呢？一提及該問題，人們往往只想到在生產(chǎn)制造過程中的靜電防護(hù)，常常會忽略如何在電路設(shè)計(jì)過程中通過設(shè)計(jì)一些保護(hù)電路來達(dá)到靜電防護(hù)的目的。本文就從電路設(shè)計(jì)和生產(chǎn)制造兩個(gè)方面來淺析靜電防護(hù)措施。

器材類型 ESD最小敏感電壓（V）

VMOS 30～1800

MOSFET 100～200

砷化鎵FET 100～300

EPROM 100以上

JFET 140～7000

SAW(聲表面濾波器) 150～500

運(yùn)算放大器 190～2500

CMOS 250～3000

靜電對部分肖特基二極管的擊穿電壓 300～2500

SMD薄膜電阻器 300～3000

雙極性晶體管 380～7800

射極耦合邏輯電路 500～1500

可控硅 680～1000

肖特基TTL 100～2500

表2部分電子元器件的靜電擊穿電壓

三、電路設(shè)計(jì)中的靜電防護(hù)措施

在進(jìn)行電路設(shè)計(jì)時(shí)，盡可能選用靜電敏感度電壓伏值高的電子元器件。特別是接口電路，應(yīng)盡可能選用靜電敏感度為3級（靜電損傷閾值電壓大于4000V）或?qū)o電不敏感的電子元器件。否則應(yīng)在輸入輸出接口電路上應(yīng)采取保護(hù)措施。保護(hù)電路的放置位置，對于布置在PCB板周邊或靠近連接器的接口電路，其保護(hù)電路應(yīng)緊靠地線或連接器放置，其余的保護(hù)電路應(yīng)緊靠被保護(hù)的芯片放置。

對于容易受到靜電損傷的電子元器件，如NMOS、CMOS類電子器件或其它一些靜電敏感度為1、2級的電子元器件，應(yīng)該盡量遠(yuǎn)離易受靜電沖擊的區(qū)域，且每一個(gè)電路應(yīng)盡可能緊靠。容易受到靜電干擾的信號線（如時(shí)鐘線、復(fù)位線等）應(yīng)盡可能短而寬，多層板中的時(shí)鐘線、復(fù)位線應(yīng)在兩地平面之間走線。

圖1基本控制電路

在PCB的電路周圍設(shè)置一個(gè)環(huán)形地，如圖1所示。環(huán)形地線寬應(yīng)大于 3mm，分別鋪設(shè)于 PCB 板的兩個(gè)表層（頂層Toplayer 和底層Bottomlayer）上，內(nèi)層上可以不鋪設(shè)環(huán)形地，并每間隔13mm 用過孔將各層的環(huán)形地連接在一起。兩個(gè)表層的環(huán)形地銅皮上不要覆蓋阻焊層（綠油），而采用裸銅或同焊盤一樣做噴錫處理，以保證兩個(gè)表層環(huán)形地表面良好的導(dǎo)電性能。環(huán)形地與PCB板內(nèi)部線路應(yīng)保證3mm 以上的間距，工作地匯聚后可最終與環(huán)形地相連，環(huán)形地可通過安裝孔用螺釘與金屬機(jī)殼相連。盡可能使用多層PCB，將電源層和地線層獨(dú)立鋪設(shè)在PCB板的內(nèi)層，這樣可以有效減小信號線與地線之間共模阻抗和感性耦合，并且盡量地將每一個(gè)信號層都緊靠一個(gè)電源層或地線層。對于較復(fù)雜的電路板或高密度電路板，還可以考慮使用內(nèi)層信號線層，但兩信號層之間應(yīng)用電源層或底線層來隔開。對于雙面PCB來說，要采用緊密交織的電源和地柵格，電源線緊靠地線，在垂直和水平線或填充區(qū)之間，要盡可能多地連接。

CMOS器件及其它重要IC芯片所不用的輸入輸出引腳最好不要獨(dú)立懸空，應(yīng)視引腳不同功能將其單獨(dú)或相連后分別接到地線、電源的Vcc、Vss、VDD上，CMOS器件的輸入端如果接的是高阻源，則應(yīng)設(shè)計(jì)上拉或下拉電阻。兩塊或兩塊以上電路板的接地線通過連接器進(jìn)行連接時(shí)，最好有多個(gè)插針接地，以保證靜電泄放地回路的通暢。電源輸入端應(yīng)加入瞬態(tài)過壓抑制器件（TVS），PCB板上電源走線過長時(shí)，應(yīng)每隔50mm 在電源線與地線之間安裝一個(gè)0.1uF的陶瓷濾波電容器。信號線過長時(shí)，應(yīng)與信號線平行布一條地線。

安裝在印制板上或安裝在機(jī)殼與操作面板上容易被人體接觸的部件（如復(fù)位按鈕、撥碼開關(guān)、小面板、按鈕、鍵盤、旋鈕等）應(yīng)采用絕緣物，如帶有金屬外殼，其金屬外殼應(yīng)盡可能有良好的接地，優(yōu)先接靜電保護(hù)地形環(huán)，如沒有設(shè)置靜電保護(hù)地形環(huán)，則接工作地。

四、電子工廠生產(chǎn)過程中如何進(jìn)行有效的防靜電管理

1、 EPA區(qū)域的靜電防護(hù)等級確定

為了全面的產(chǎn)品靜電防護(hù)等級靜電防護(hù)小組應(yīng)收集公司產(chǎn)品的類型、靜電敏感器件的類型、靜電敏感器件的防護(hù)等級、每種產(chǎn)品占總產(chǎn)品的比重;同時(shí)靜電防護(hù)小組應(yīng)該關(guān)注不同客戶的需要確定EPA區(qū)域的靜電防護(hù)等級;第三，對于目前電子企業(yè)特別是國內(nèi)企業(yè)領(lǐng)導(dǎo)層的意見往往起著關(guān)鍵作用，因?yàn)槊總€(gè)公司即使相同的器件，由于用途不一樣對于器件失效的比例接受度不一樣。領(lǐng)導(dǎo)層對于器件失效的比例接受度有很大的決定作用，因此充分了解領(lǐng)導(dǎo)層的期望是項(xiàng)目組在靜電防護(hù)區(qū)域等級分類確定時(shí)必須考慮的一個(gè)環(huán)節(jié)。

2、建立靜電防護(hù)規(guī)范體系

首先，為了便于電子企業(yè)能快速制定出靜電防護(hù)規(guī)范體系，并且規(guī)范出完全滿足電子產(chǎn)品生產(chǎn)的防靜電要求，項(xiàng)目經(jīng)理應(yīng)組織對相關(guān)國際、國內(nèi)靜電防護(hù)標(biāo)準(zhǔn)學(xué)習(xí)特別是對于最新的國際標(biāo)準(zhǔn)。為了使靜電防護(hù)體系能夠有效運(yùn)行在建立靜電防護(hù)體系基本框架結(jié)構(gòu)之后，需要對各個(gè)過程及所涉及的相關(guān)活動(dòng)進(jìn)行描述。因此，應(yīng)高度重視靜電防護(hù)體系規(guī)范文件編制這一環(huán)節(jié)。規(guī)范的內(nèi)容應(yīng)體現(xiàn)協(xié)調(diào)性、可操作性和可檢查性編制規(guī)范應(yīng)特別注意保持完整性、系統(tǒng)性和層次性規(guī)范的內(nèi)容應(yīng)當(dāng)具有完整性和可行性，因?yàn)殪o電防護(hù)體系是有關(guān)人員從事靜電防護(hù)活動(dòng)的依據(jù)所在。

3、靜電防護(hù)區(qū)域建設(shè)

首先是環(huán)境建設(shè)，要依照靜電防護(hù)區(qū)域的具體要求和防護(hù)等級制定相應(yīng)防靜電環(huán)境。我們可以用魚骨圖分析法來定義靜電防護(hù)環(huán)境建設(shè)的影響因素，并從中挖掘出主要因素環(huán)境建設(shè)一般包含以下幾個(gè)方面：防靜電的標(biāo)識、防靜電地板、環(huán)境的溫濕度、EPA區(qū)域接地、環(huán)境離子濃度、防靜電工作臺其次是設(shè)備控制，由于靜電敏感器件在生產(chǎn)過程中接觸最多的就是電子工廠的生產(chǎn)設(shè)備，因此設(shè)備的漏電將對靜電敏感器件造成巨大的影響，且這種影響是以批量單位計(jì)算的，因此，在EPA建設(shè)中設(shè)備的控制也是一項(xiàng)重要的環(huán)節(jié)。一般我們從設(shè)備中與靜電敏感器件接觸材料方面、設(shè)備的接地等方面來考慮設(shè)備控制問題找出引起器件失效的設(shè)備是設(shè)備控制的關(guān)鍵所在，我們還是可以采用魚骨圖分析法來進(jìn)行設(shè)備控制分析。第三是人員控制主要應(yīng)從人員的操作過程、人員的穿著以及人員靜電防護(hù)規(guī)范的遵守等方面來考慮。第四是材料控制主要從電子產(chǎn)品的使用環(huán)境以及靜電敏感器件的包裝方式入手。一般來說，直接接觸比間接接觸要求要高，靜電防護(hù)區(qū)域外部比靜電防護(hù)區(qū)域要求較高。

結(jié)束語

靜電防護(hù)是電子工業(yè)永恒的話題，也是電子設(shè)計(jì)與制造工程師們不斷探索和研究的課題。大量的事實(shí)告訴我們，在設(shè)計(jì)、制造以及使用電子產(chǎn)品時(shí)，必須高度關(guān)注靜電防護(hù)，只有加強(qiáng)了靜電防護(hù)，才能減少靜電對電子產(chǎn)品造成的傷害。

參考文獻(xiàn)

[1]許繆編.電機(jī)與電氣控制[M].機(jī)械工業(yè)出版社，2009（07）：182.

[2]麥崇裔編著.電氣控制與技能練[M].電子工業(yè)出版社，2010（01）：71.

篇2

3G智能手機(jī)是我國消費(fèi)市場熱點(diǎn)。TD-SCDMA芯片出貨在2014年將達(dá)到1.2億顆，而WCDMA芯片出貨在2014年預(yù)計(jì)達(dá)到近2億顆，考慮到WCDMA在全球市場的容量巨大及用戶的國際漫游需求，同時(shí)支持TD-SCDMA和WCDMA的多模終端芯片市場機(jī)會巨大。

我國大陸彩電1.2億臺的年產(chǎn)量，需要從臺資和外資芯片公司采購約1.1億顆電視SoC主芯片，其灣的聯(lián)發(fā)科（已并購晨星）是主要供應(yīng)商，約占我國大陸電視芯片采購量的90%。目前我國市場上使用的數(shù)字電視SoC主芯片大部分從臺資和外資企業(yè)采購， 為我國本土芯片企業(yè)研發(fā)“進(jìn)口替代”產(chǎn)品提供了市場機(jī)會。

據(jù)對抽樣IC設(shè)計(jì)企業(yè)的調(diào)查顯示，2012年大部分IC設(shè)計(jì)企業(yè)銷售額均取得增長，總體增長率約為21%，其中有7家企業(yè)今年銷售額實(shí)現(xiàn)了翻番。

我國IC設(shè)計(jì)企業(yè)的產(chǎn)品覆蓋廣泛的應(yīng)用領(lǐng)域，在手機(jī)、平板電腦、多媒體播放機(jī)、電子書等消費(fèi)類產(chǎn)品上，國產(chǎn)芯片具有很強(qiáng)的競爭力，制造工藝達(dá)到40nm甚至28nm，手機(jī)SoC芯片、電源管理芯片等已經(jīng)進(jìn)入三星等國際大廠的供應(yīng)鏈。

調(diào)查顯示，我國芯片主流量產(chǎn)工藝采用0.18微米和0.13 微米，兩者相加所占比例為調(diào)查樣本企業(yè)的52%。有25% 的公司采用65納米及以下工藝。采用40nm高端工藝的企業(yè)繼續(xù)增加，占9%，比2011年的7%提高了兩個(gè)百分點(diǎn)，并且有企業(yè)開始采用目前最先進(jìn)的28nm工藝。

從產(chǎn)品的集成度來看，我國IC設(shè)計(jì)企業(yè)普遍具備了百萬門規(guī)模以上的設(shè)計(jì)能力，設(shè)計(jì)能力超過1000萬門以上的IC企業(yè)比例達(dá)到了36 %，與2011年相比上升了3個(gè)百分點(diǎn)。設(shè)計(jì)能力在100～1000萬門規(guī)模的IC設(shè)計(jì)企業(yè)占到調(diào)查樣本企業(yè)總數(shù)的50%。

IC設(shè)計(jì)企業(yè)碰到的主要問題是要降低設(shè)計(jì)成本、縮短設(shè)計(jì)周期，以及在日益復(fù)雜的SoC芯片上實(shí)現(xiàn)軟硬協(xié)同設(shè)計(jì)。

篇3

當(dāng)今世界，計(jì)算機(jī)的發(fā)展已成為領(lǐng)導(dǎo)工業(yè)現(xiàn)代化進(jìn)程的潮頭軍，自1946年世界第一臺電子計(jì)算機(jī)誕生以來，短短的五十多年間，計(jì)算機(jī)作為一種現(xiàn)代化的高級工具以驚人的速度迅速地滲透到了社會生活的各個(gè)領(lǐng)域，引起了全球的技術(shù)革命。計(jì)算機(jī)技術(shù)的飛速發(fā)展離不開另一門產(chǎn)業(yè)的發(fā)展，即集成電路產(chǎn)業(yè)。因?yàn)榧呻娐返某霈F(xiàn)才使計(jì)算機(jī)擺脫了電子管、晶體管等原材料構(gòu)件的束縛，逐步走向小型化，輕型化，高智能化，迅速走向了社會，走入了家庭。

集成電路產(chǎn)業(yè)的飛速發(fā)展，產(chǎn)生了許多新的法律問題，由于傳統(tǒng)知識產(chǎn)權(quán)法的局限性以及集成電路及其布圖設(shè)計(jì)本身存在著的特殊性，集成電路布圖設(shè)計(jì)的法律保護(hù)問題也引起了法學(xué)界的極大關(guān)注。各國也紛紛就集成電路布圖設(shè)計(jì)進(jìn)行立法，以保護(hù)此種特殊性質(zhì)的知識產(chǎn)權(quán)不受侵害。

我國早在1991年國務(wù)院就已將《半導(dǎo)體集成電路布圖設(shè)計(jì)保護(hù)條例》列入了立法計(jì)劃，經(jīng)過10年的醞釀，我國的《集成電路布圖設(shè)計(jì)保護(hù)條例》終于于2001年3月28日由國務(wù)院第36次會議通過，并于2001年10月1日起施行。這是目前我國保護(hù)集成電路布圖設(shè)計(jì)知識產(chǎn)權(quán)的一部重要法規(guī)。雖然它是一部行政法規(guī)，但經(jīng)過試行一段時(shí)間到條件成熟后，將之上升為法律的形式是必然的趨勢。我國采用專門立法的形式保護(hù)集成電路布圖設(shè)計(jì)既尊重了國際知識產(chǎn)權(quán)保護(hù)的原則，又便于與國際法律接軌，而且這部條例既保護(hù)了集成電路布圖設(shè)計(jì)專有權(quán)人的權(quán)益，又考慮到了國家和公眾的利益，使技術(shù)進(jìn)步不受到人為的限制。這一條例初步建立了我國集成電路布圖設(shè)計(jì)的知識產(chǎn)權(quán)保護(hù)的理論體系，進(jìn)一步完善了我國的知識產(chǎn)權(quán)法律制度。

一、集成電路和布圖設(shè)計(jì)的概念與特點(diǎn)

集成電路是指半導(dǎo)體集成電路，即以半導(dǎo)體材料為基片，將至少有一個(gè)是有源元件的兩個(gè)以上元件和部分或者全部互連線路集成在基片之中或基片之上，以執(zhí)行某種電子功能的中間產(chǎn)品或者最終產(chǎn)品。一塊集成電路通過控制電流在其電路中的流動(dòng)來實(shí)現(xiàn)其功效。在計(jì)算機(jī)發(fā)展的初期，每個(gè)電路元件（如晶體管、電阻、電容等）都是用引線同電路中的其它元件相連接的。這種做法須耗費(fèi)大量的勞動(dòng)力與工時(shí)，且計(jì)算機(jī)制作成本很高，大量連線的存在使電流的流動(dòng)距離增長，不僅影響了計(jì)算機(jī)工作的速度和可靠性，還引起電路功耗的增加，從而帶來電路的散熱以及要求有較高電壓的電源等一系列的問題。這也正是最初計(jì)算機(jī)體積龐大、耗電量大、速度慢的根本原因。采用集成電路以后，這些問題就得到了解決：由于電路元件及連線實(shí)質(zhì)上已成為一體，作為一塊電路板上的不同元件，它們之間的電流交換速度大大增強(qiáng)，且電路的功耗亦大幅度降低，不僅提高了計(jì)算機(jī)的性能，還大大降低了計(jì)算機(jī)的成本。由于生產(chǎn)集成電路的主要原材料硅、鋁、水等一些化合物并不昂貴，但經(jīng)過加工以后得到的集成電路產(chǎn)品的價(jià)值往往可以達(dá)到其材料價(jià)值的幾十倍，幾百倍甚至上千倍。在其價(jià)值成本中，大部分都是知識、技術(shù)與信息所增加的附加價(jià)值。這種附加價(jià)值主要集中在以集成電路為載體而體現(xiàn)出來的人類智慧的結(jié)晶-布圖設(shè)計(jì)的價(jià)值上。就象相同的磁帶因?yàn)殇浿撇煌母枨鋬r(jià)值就會不同一樣，用相同的技術(shù)工藝在同樣的芯片上依不同的布圖設(shè)計(jì)所制作出的集成電路，其價(jià)值也是不同的。好的布圖設(shè)計(jì)制作出的芯片往往能具備更高的性能和工作速度。因此，集成電路的法律保護(hù)問題，歸根結(jié)底在于對其布圖設(shè)計(jì)的保護(hù)。

對布圖設(shè)計(jì)，世界各國的稱呼各有不同：美國稱之為掩膜作品，（Mask Work），日本稱之為電路布局（Circuit Layout），歐洲國家采用的是另一個(gè)英文單詞Topography（拓樸圖），而世界知識產(chǎn)權(quán)組織（WIPO）于1987年2月通過的《關(guān)于集成電路知識產(chǎn)權(quán)保護(hù)條約》（簡稱《WIPO條約》或《華盛頓條約》）中則采用了Layout-design（布圖設(shè)計(jì)）一詞。這些詞語字面上的表示雖各不相同，但其真正的含義都是相同的，即指集成電路中各種元件的三維配置。許多人認(rèn)為布圖設(shè)計(jì)只是一種設(shè)計(jì)圖，就象建筑工程設(shè)計(jì)圖一樣。事實(shí)上布圖設(shè)計(jì)與建筑工程設(shè)計(jì)圖這種一般的二維設(shè)計(jì)圖是不同的，它是一種有許多不同層面的三維設(shè)計(jì)，每一層面上又有許多復(fù)雜的電路布圖裝置圖，而且最重要的是，真正可以用于實(shí)踐的布圖設(shè)計(jì)是經(jīng)過了特殊的工藝按實(shí)物尺寸復(fù)制在玻璃板上，可以直接加工在芯片上的模本，即掩膜版。現(xiàn)在世界上雖已有一些更先進(jìn)的模本技術(shù)，但是最終布圖設(shè)計(jì)還是必須做成與集成電路產(chǎn)品實(shí)物一般大小的模本，才可算是完成了布圖設(shè)計(jì)的制作。在生產(chǎn)過程中，這些模本是直接被“做”到產(chǎn)品中去成為產(chǎn)品的一部分，而不是象建筑設(shè)計(jì)圖那樣本身與實(shí)際的建造結(jié)果之間并無聯(lián)系。一個(gè)小小的掩膜作品中所包含的電路設(shè)計(jì)圖往往可以是幾十張上千張甚至上萬張。設(shè)計(jì)一組布圖設(shè)計(jì)，需要付出巨大的創(chuàng)造性勞動(dòng)，它代表著芯片開發(fā)中的主要投資，可占其成本的50%以上。布圖設(shè)計(jì)作為人類智力勞動(dòng)的成果，具有知識產(chǎn)權(quán)客體的許多共性特征，應(yīng)當(dāng)成為知識產(chǎn)權(quán)法保護(hù)的對象，其特點(diǎn)主要表現(xiàn)在：

（一）無形性。

布圖設(shè)計(jì)作為一種元件的“三維配置”，這種配置方式本身是無形的、抽象的，是人類智慧的體現(xiàn)，但它可以通過有形的載體表現(xiàn)出來而為人所感知。當(dāng)它被制作成芯片時(shí)，表現(xiàn)為一定的構(gòu)形；當(dāng)它被制成掩膜版時(shí)，表現(xiàn)為一定的圖形；當(dāng)它被輸入計(jì)算機(jī)時(shí)，則以一定的數(shù)據(jù)代碼的方式存儲在磁盤之中。

（二）可復(fù)制性。

布圖設(shè)計(jì)具有可復(fù)制性，但其可復(fù)制性與一般著作權(quán)客體的可復(fù)制性不同。當(dāng)布圖設(shè)計(jì)的載體為掩膜版時(shí)，它以圖形方式存在，這時(shí)只要對全套掩膜版加以翻拍，即可復(fù)制出全部的布圖設(shè)計(jì)。當(dāng)布圖設(shè)計(jì)以磁盤為載體時(shí)，同樣可用通常的拷貝方法復(fù)制。當(dāng)布圖設(shè)計(jì)的載體為集成電路芯片時(shí)，它同樣可以被復(fù)制，只是復(fù)制過程相對要復(fù)雜一些。復(fù)制者要先把芯片的塑料或陶瓷外殼打開，利用一臺高分辨率的照相機(jī)，把頂上的金屬聯(lián)接層照下來，再用酸把這層金屬腐蝕掉，對下面那層半導(dǎo)體材料照相，獲得該層的掩膜作品。照完后利用相同的方法再照下一層，如此一步一步做下去，就可以得到這一芯片的全套掩膜，依靠這套掩膜就可以模仿生產(chǎn)該芯片。這種從集成電路成品著手，利用特殊技術(shù)手段了解其布圖設(shè)計(jì)的方法被稱為“反向工程”方法。這種方法雖需一定的技術(shù)要求，但是比起原開發(fā)者漫長艱辛的開發(fā)過程，其所花費(fèi)的時(shí)間和精力都只是后者的若干分之一。

（三）表現(xiàn)形式的非任意性。

布圖設(shè)計(jì)是與集成電路的功能相對應(yīng)的。布圖設(shè)計(jì)的表現(xiàn)形式要受到電路參數(shù)、實(shí)物產(chǎn)品尺寸、工藝技術(shù)水平、半導(dǎo)體材料結(jié)構(gòu)和雜質(zhì)分布等技術(shù)因素和物理規(guī)律的限制，因此開發(fā)新的功能相同或相似的集成電路，其布圖設(shè)計(jì)不得不遵循共同的技術(shù)原則和設(shè)計(jì)原則，有時(shí)還要采用相同的線寬，甚至采用相同的電路單元。這就造成了對布圖設(shè)計(jì)侵權(quán)認(rèn)定難度的加大，有關(guān)這一點(diǎn)，筆者將在后文論述。

由以上特點(diǎn)可以看出，布圖設(shè)計(jì)的無形性是知識產(chǎn)權(quán)客體的共性，可復(fù)制性是著作權(quán)客體的一個(gè)必要特征，表現(xiàn)形式的非任意性則是工業(yè)產(chǎn)權(quán)客體的特性，因此，布圖設(shè)計(jì)成為了一種兼有著作權(quán)和工業(yè)產(chǎn)權(quán)客體雙重屬性的特殊知識產(chǎn)權(quán)客體，很難在傳統(tǒng)的知識產(chǎn)權(quán)法律保護(hù)體系中得到完善的保護(hù)。因此要想求取良好適當(dāng)?shù)姆杀Ｗo(hù)模式，就必須突破傳統(tǒng)的界限。針對布圖設(shè)計(jì)自身的特征，制定出專門的單行法律加以保護(hù)，這是世界上大多數(shù)國家的共識。我國也正是采用了此種立法方式。

二、我國集成電路布圖設(shè)計(jì)知識產(chǎn)權(quán)保護(hù)的理論體系

我國集成電路布圖設(shè)計(jì)的知識產(chǎn)權(quán)保護(hù)體系是在傳統(tǒng)知識產(chǎn)權(quán)法理論的基礎(chǔ)上，借鑒國外的一些理論和實(shí)踐建立起來的。這一理論體系的核心概念即布圖設(shè)計(jì)專有權(quán)。

（一）布圖設(shè)計(jì)專有權(quán)的概念和要素

1、概念

布圖設(shè)計(jì)專有權(quán)就是布圖設(shè)計(jì)的創(chuàng)作人或者其他權(quán)利人對布圖設(shè)計(jì)所享有的權(quán)利，具體來說，就是指國家依據(jù)有關(guān)集成電路的法律規(guī)定，對于符合一定手續(xù)和條件的布圖設(shè)計(jì)，授予其創(chuàng)作人或其他人在一定期間內(nèi)對布圖設(shè)計(jì)進(jìn)行復(fù)制和商業(yè)利用的權(quán)利。布圖設(shè)計(jì)專有權(quán)作為一種獨(dú)立的知識產(chǎn)權(quán)，既不屬于專利權(quán)，也不屬于著作權(quán)。而且，布圖設(shè)計(jì)專有權(quán)是以布圖設(shè)計(jì)為權(quán)利客體的，權(quán)利人對與布圖設(shè)計(jì)有關(guān)的集成電路或其中所含的信息并不享有權(quán)利。

2、要素

布圖設(shè)計(jì)專有權(quán)的要素包括三個(gè)，即布圖設(shè)計(jì)專有權(quán)的主體、客體和內(nèi)容。

（1）布圖設(shè)計(jì)專有權(quán)的主體。

布圖設(shè)計(jì)專有權(quán)的主體，即布圖設(shè)計(jì)權(quán)利人，是指依照集成電路布圖設(shè)計(jì)保護(hù)法的規(guī)定，對布圖設(shè)計(jì)享有專有權(quán)的自然人、法人或其他組織。根據(jù)我國《集成電路布圖設(shè)計(jì)保護(hù)條例》的規(guī)定，能夠享有布圖設(shè)計(jì)專有權(quán)的人主要有以下幾類：

①布圖設(shè)計(jì)創(chuàng)作者或合作創(chuàng)作者

布圖設(shè)計(jì)的創(chuàng)作者或合作創(chuàng)作者即以自己的智力勞動(dòng)單獨(dú)或共同完成布圖設(shè)計(jì)的人。由于布圖設(shè)計(jì)的各個(gè)部分是密不可分的，具有整體性，缺少任何一部分布圖設(shè)計(jì)都將無法完成預(yù)先希望達(dá)到的功能，因此，由多人共同創(chuàng)作完成的布圖設(shè)計(jì)其權(quán)利只能作為一個(gè)整體由各創(chuàng)作人共同享有，即使各創(chuàng)作人所創(chuàng)作的部分能夠與他人的部分相區(qū)分，他也不可能就這一部分設(shè)計(jì)單獨(dú)享有權(quán)利。但是法律允許合作者就布圖設(shè)計(jì)專有權(quán)的歸屬作出約定。

②主持創(chuàng)作布圖設(shè)計(jì)的法人或組織

根據(jù)我國《集成電路布圖設(shè)計(jì)保護(hù)條例》第9條第二款的規(guī)定：“由法人或者其他組織主持，依據(jù)法人或者其他組織的意志而創(chuàng)作，并由法人或者其他組織承擔(dān)責(zé)任的布圖設(shè)計(jì)，該法人或者其他組織是創(chuàng)作者。”由法人或組織主持創(chuàng)作的布圖設(shè)計(jì)類似于版權(quán)法中的職務(wù)作品，其權(quán)利不由直接完成創(chuàng)作的人享有而由有關(guān)的單位享有。

③經(jīng)約定可以享有權(quán)利的委托人

對于委托創(chuàng)作布圖設(shè)計(jì)的情形，我國的規(guī)定是：“受委托創(chuàng)作的布圖設(shè)計(jì)，其專有權(quán)的歸屬由委托人和受托人雙方約定，未作約定或者約定不明的其專有權(quán)由受托人享有。”所以因受委托而完成的布圖設(shè)計(jì)的專有權(quán)歸屬，首先依委托人與受托人的約定，雙方未約定或約定不明的，由受托人也就是直接完成創(chuàng)作行為的人享有布圖設(shè)計(jì)專有權(quán)。

④以上主體的權(quán)利繼受人

布圖設(shè)計(jì)權(quán)利人是自然人的，自然死亡之后，其專有權(quán)在法律規(guī)定的保護(hù)期內(nèi)可依照繼承法的規(guī)定轉(zhuǎn)移。布圖設(shè)計(jì)專有權(quán)屬于法人或者其他組織的，法人或者其他組織變更、終止后，其專有權(quán)在法律規(guī)定的保護(hù)期內(nèi)由承繼其權(quán)利、義務(wù)的法人或者其他組織享有，沒有承繼其權(quán)利、義務(wù)的法人或者其他組織的，則布圖設(shè)計(jì)進(jìn)入公有領(lǐng)域。

另外，我國法律還規(guī)定外國人創(chuàng)作的布圖設(shè)計(jì)首先在中國境內(nèi)投入商業(yè)利用的，依照我國的法律可享有布圖設(shè)計(jì)專有權(quán)。外國人創(chuàng)作的布圖設(shè)計(jì)其他作者所屬國同中國簽訂有關(guān)布圖設(shè)計(jì)保護(hù)協(xié)議或與中國共同參加有關(guān)布圖設(shè)計(jì)保護(hù)的國際條約的，也可依我國法享有布圖設(shè)計(jì)專有權(quán)。

（2）布圖設(shè)計(jì)專有權(quán)的客體。

《集成電路布圖設(shè)計(jì)保護(hù)條例》中規(guī)定，布圖設(shè)計(jì)專有權(quán)的客體是具有獨(dú)創(chuàng)性的布圖設(shè)計(jì)。這一規(guī)定與《WIPO條約》①中的規(guī)定是一致的，我國已是該條約的正式簽字國。布圖設(shè)計(jì)的獨(dú)創(chuàng)性是指該布圖設(shè)計(jì)是創(chuàng)作者自己的智力勞動(dòng)成果，并且在其創(chuàng)作時(shí)該布圖設(shè)計(jì)在布圖設(shè)計(jì)創(chuàng)作者和集成電路制造者中不是公認(rèn)的常規(guī)設(shè)計(jì)。但如由常規(guī)設(shè)計(jì)組成的布圖設(shè)計(jì)，其組合作為整體符合前述條件的，也是受到保護(hù)的客體。這一規(guī)定是為保護(hù)集成電路進(jìn)一步發(fā)展而作的特別規(guī)定。我國法對布圖設(shè)計(jì)的保護(hù)，不延及思想、處理過程、操作方法或者數(shù)學(xué)概念等。具體來說，一項(xiàng)布圖設(shè)計(jì)要取得專有權(quán)，必須具備以下的條件：

①實(shí)質(zhì)要件：申請保護(hù)的布圖設(shè)計(jì)必須具有原創(chuàng)性。

具有原創(chuàng)性包括兩層含義，一是指該布圖設(shè)計(jì)必須是創(chuàng)作人自己智力勞動(dòng)的成果，而非簡單復(fù)制他人的布圖設(shè)計(jì)。二是指該布圖設(shè)計(jì)應(yīng)具備一定的先進(jìn)性，即它在創(chuàng)作完成時(shí)不能是當(dāng)時(shí)集成電路產(chǎn)業(yè)中常用的，顯而易見的或?yàn)槿怂熘摹?/p>

對原創(chuàng)性的規(guī)定，大多數(shù)國家都大致相同，《WIPO條約》中對此亦作出了詳細(xì)的規(guī)定，我國作為集成電路技術(shù)較為落后的發(fā)展中國家，作出這樣的規(guī)定有利于鼓勵(lì)有關(guān)技術(shù)人員的積極性和主動(dòng)性，以促進(jìn)集成電路產(chǎn)業(yè)的發(fā)展。

②形式要件：即取得保護(hù)的布圖設(shè)計(jì)在形式上必須具備的條件。

我國以登記作為布圖設(shè)計(jì)取得權(quán)利保護(hù)的形式要件。

我國已規(guī)定了一套類似計(jì)算機(jī)軟件版權(quán)登記的布圖設(shè)計(jì)權(quán)登記制度。如果不進(jìn)行登記，權(quán)利人將很難證明其布圖設(shè)計(jì)在創(chuàng)作完成時(shí)是非顯而易見的，因?yàn)椴紙D設(shè)計(jì)的發(fā)展十分迅速，等到侵權(quán)糾紛出現(xiàn)時(shí)，舉證已相當(dāng)困難，建立一套登記制度即可在很大程度上解決這一難題。

（3）布圖設(shè)計(jì)專有權(quán)的內(nèi)容

布圖設(shè)計(jì)專有權(quán)的內(nèi)容即指布圖設(shè)計(jì)專有權(quán)的具體權(quán)能。根據(jù)《集成電路布圖設(shè)計(jì)保護(hù)條例》的規(guī)定，我國的布圖設(shè)計(jì)專有權(quán)的權(quán)能主要包括：

①復(fù)制權(quán)，即權(quán)利人有權(quán)通過光學(xué)的、電子學(xué)的方式或其他方式來復(fù)制其受保護(hù)的布圖設(shè)計(jì)或者含有該布圖設(shè)計(jì)的集成電路。這種復(fù)制（reproduce）與版權(quán)法中的復(fù)制（copy）是不同的，它必須通過特殊的方法實(shí)現(xiàn)，實(shí)際上是一種重新制作。所以，我國《條例》中明確規(guī)定：“復(fù)制，是指重復(fù)制作布圖設(shè)計(jì)或者含有該布圖設(shè)計(jì)的集成電路的行為。”

②商業(yè)利用權(quán)，即布圖設(shè)計(jì)權(quán)人享有的將受保護(hù)布圖設(shè)計(jì)以及含有該受保護(hù)的布圖設(shè)計(jì)的集成電路或含此種集成電路的產(chǎn)品進(jìn)行商業(yè)利用的權(quán)利。各國立法對此權(quán)利內(nèi)容的規(guī)定不完全相同，但一般都包括出售權(quán)、出租權(quán)、展覽陳列權(quán)以及為商業(yè)目的或其他方式的利用而進(jìn)口的權(quán)利等。我國法所規(guī)定的商業(yè)利用，是指為商業(yè)目的進(jìn)口、銷售或者以其他方式提供受保護(hù)的布圖設(shè)計(jì)，含有該布圖設(shè)計(jì)的集成電路或者含有該集成電路的物品的行為。

值得注意的是，從各國現(xiàn)有的集成電路法規(guī)定看，布圖設(shè)計(jì)權(quán)均不包括任何精神權(quán)利，且布圖設(shè)計(jì)權(quán)不影響權(quán)利人根據(jù)其他法律而對布圖設(shè)計(jì)所享有的權(quán)利。

（二）布圖設(shè)計(jì)專有權(quán)的權(quán)利限制

作為一種知識產(chǎn)權(quán)，和專利權(quán)及版權(quán)一樣，布圖設(shè)計(jì)權(quán)的行使也存在一定的限制。從各國立法的情況來看，對布圖設(shè)計(jì)權(quán)利的限制主要有以下幾種：

1.合理使用。這與版權(quán)中的合理使用相類似，主要包括為個(gè)人目的而復(fù)制或利用和為教學(xué)研究而復(fù)制或利用。

2.合理的反向工程。反向工程是現(xiàn)代集成電路工業(yè)發(fā)展的主要手段之一，但是反向工程也具有一定的特殊性，因?yàn)樵趶?fù)制他人布圖設(shè)計(jì)時(shí)也可能會用到反向工程的技術(shù)，以科學(xué)研究為目的的反向工程是合法的，而單純?yōu)楂@取他人布圖設(shè)計(jì)而進(jìn)行的反向工程則是非法的，這又涉及到一個(gè)侵權(quán)認(rèn)定的問題。

3.權(quán)利窮竭。布圖設(shè)計(jì)權(quán)人或經(jīng)其受權(quán)的人將受保護(hù)的布圖設(shè)計(jì)或含有該布圖設(shè)計(jì)的集成電路產(chǎn)品投入市場以后，對與該布圖設(shè)計(jì)或該集成電路產(chǎn)品有關(guān)的任何商業(yè)利用行為，不再享有權(quán)利。

4.善意買主。即基于善意，不知道有關(guān)半導(dǎo)體芯片產(chǎn)品的保護(hù)的存在而購買了該半導(dǎo)體芯片產(chǎn)品的人。這些人的行為是不能構(gòu)成布圖設(shè)計(jì)侵權(quán)的。

5.強(qiáng)制許可。即在一定條件下，一國政府可以不經(jīng)布圖設(shè)計(jì)權(quán)利人的同意強(qiáng)制作可他人或有關(guān)的組織使用其布圖設(shè)計(jì)。這一做法主要由一些發(fā)展中國家采用，一些發(fā)達(dá)國家如美國對此持反對意見。《WIPO條約》對強(qiáng)制許可采取了肯定的態(tài)度，允許締約各國根據(jù)自己實(shí)際情況在法律上規(guī)定強(qiáng)制許可制度。

根據(jù)我國《集成電路布圖設(shè)計(jì)條例》第四章的規(guī)定，我國對布圖設(shè)計(jì)專有權(quán)行使的限制主要體現(xiàn)在以下這幾個(gè)方面：

（1）為個(gè)人目的或者單純?yōu)樵u價(jià)、分析、研究、教學(xué)等目的而復(fù)制受保護(hù)的布圖設(shè)計(jì)的。

（2）在依據(jù)前項(xiàng)評價(jià)、分析受保護(hù)的布圖設(shè)計(jì)的基礎(chǔ)上，創(chuàng)作出具有獨(dú)創(chuàng)性的布圖設(shè)計(jì)的。

（3）對自己獨(dú)立創(chuàng)作的與他人相同的布圖設(shè)計(jì)進(jìn)行復(fù)制或者將其投入商業(yè)利用的。

（4）受保護(hù)的布圖設(shè)計(jì)、含有該布圖設(shè)計(jì)的集成電路或者含有該集成電路的物品，由布圖設(shè)計(jì)權(quán)利人或者經(jīng)其許可投放市場后，他人再次商業(yè)利用的。

（5）在國家出現(xiàn)緊急狀態(tài)或者非常情況時(shí)，或者為了公共利益的目的，或者經(jīng)人民法院、不正當(dāng)競爭行為監(jiān)督檢查部門依法認(rèn)定布圖設(shè)計(jì)權(quán)利人有不正當(dāng)競爭行為而需要給予補(bǔ)救時(shí)，國務(wù)院知識產(chǎn)權(quán)行政部門可以給予使用其布圖設(shè)計(jì)的非自愿許可。但是取得非自愿許可的自然人，法人或其他組織應(yīng)向布圖設(shè)計(jì)權(quán)利人支付合理的報(bào)酬，其數(shù)額由雙方協(xié)商；雙方不能達(dá)成協(xié)議的，由國務(wù)院知識產(chǎn)權(quán)行政部門裁決。

由以上這些規(guī)定可以看出，我國基本上采用了與《WIPO條約》相似的規(guī)定，這有利于我國的集成電路布圖設(shè)計(jì)與國際法律規(guī)定的接軌。

（三）布圖設(shè)計(jì)侵權(quán)及其認(rèn)定

所謂布圖設(shè)計(jì)侵權(quán)，即指侵犯了布圖設(shè)計(jì)權(quán)利人的權(quán)利，依法應(yīng)承擔(dān)法律責(zé)任的行為。它主要包括非法復(fù)制與非法進(jìn)行商業(yè)利用兩種。其中非法進(jìn)行商業(yè)利用的行為比較容易認(rèn)定，也易取證，但對非法復(fù)制的認(rèn)定卻存在一定的難度。非法復(fù)制主要有兩種：

1.完全復(fù)制，即將原布圖設(shè)計(jì)原封不動(dòng)照搬下來。這種情況比較好認(rèn)定，因?yàn)殚_發(fā)一種布圖設(shè)計(jì)是一項(xiàng)艱巨復(fù)雜的腦力勞動(dòng)，兩個(gè)相互獨(dú)立的開發(fā)人在互不接觸的情況下獨(dú)立開發(fā)的兩種功能相同的布圖設(shè)計(jì)，雖然在電路原理上有可能相似，但是表現(xiàn)在掩膜版上的具體元件布置、連線等布局完全一模一樣的可能性幾乎為零，因此在實(shí)踐中如發(fā)現(xiàn)兩種完全一樣的布圖設(shè)計(jì)，那么必定是后一布圖設(shè)計(jì)人復(fù)制了前一設(shè)計(jì)人的布圖設(shè)計(jì)，舉證責(zé)任主要集中在開發(fā)時(shí)間先后上，如果規(guī)定有布圖設(shè)計(jì)的登記制度，這就比較容易認(rèn)定。

2.部分復(fù)制，即仿制，這是目前存在的布圖設(shè)計(jì)侵權(quán)行為中占比重最大，而且也是最難認(rèn)定的一種侵權(quán)行為。它之所以難以認(rèn)定的主要原因是布圖設(shè)計(jì)中有許多共同遵循的基本電路原理和技術(shù)原則，再加上新舊布圖設(shè)計(jì)之間需有兼容性的要求，在功能相類似的布圖設(shè)計(jì)中不可避免地會有一些相同或相似的地方。因此許多布圖設(shè)計(jì)侵權(quán)人在獲取他人布圖設(shè)計(jì)作品以后，將一些無關(guān)緊要的元件位置作一定的改動(dòng)，在電路設(shè)計(jì)連線上再作一些調(diào)整，就會使新的布局與原有的布局很不相同，尤其在制作成集成電路產(chǎn)品以后，肉眼無法觀察，必須借助機(jī)器進(jìn)行復(fù)雜的技術(shù)處理后才能認(rèn)定，這就更增加了對此種侵權(quán)行為認(rèn)定的難度。

筆者認(rèn)為，在認(rèn)定這種侵權(quán)行為時(shí)必須抓住兩個(gè)關(guān)鍵：一是兩種布圖設(shè)計(jì)是否實(shí)質(zhì)相似，二是另一布圖設(shè)計(jì)創(chuàng)作人是否曾接觸過受保護(hù)的布圖設(shè)計(jì)。確定了這兩點(diǎn)，侵權(quán)的判定即可成立。對是否實(shí)質(zhì)相似的認(rèn)定，主要可從兩個(gè)方面著手：（1）從設(shè)計(jì)組成上看，首先在量上確定，兩種布圖設(shè)計(jì)相同的部分有多少，占全部布圖設(shè)計(jì)的比重有多大，一般而言，相同的越多，是復(fù)制的可能性就越大，另外在質(zhì)上可考察相同的部分在整個(gè)設(shè)計(jì)中所起的作用是否相同，如果起的都是核心的作用，那么就很容易構(gòu)成實(shí)質(zhì)相似。（2）從功能上看，兩種布圖設(shè)計(jì)的功能是否相同是二者是否實(shí)質(zhì)相似的根本要件，如果兩種功能完全不同的布圖設(shè)計(jì)，即使其元件布局、線路布置絕大部分相同，也不可能構(gòu)成實(shí)質(zhì)相似。抓住了這兩個(gè)關(guān)鍵，對于仿制的侵權(quán)認(rèn)定就相對容易了。

總之，我國的《集成電路布圖設(shè)計(jì)條例》已初步建立了我國的集成電路布圖設(shè)計(jì)的知識產(chǎn)權(quán)保護(hù)理論體系，對布圖設(shè)計(jì)侵權(quán)作了規(guī)定，并且規(guī)定了侵權(quán)人應(yīng)當(dāng)承擔(dān)的法律責(zé)任。但我們?nèi)孕枰诮窈蟮牟紙D設(shè)計(jì)權(quán)利保護(hù)實(shí)踐中進(jìn)一步改善我國的保護(hù)制度，使布圖設(shè)計(jì)專有權(quán)的保護(hù)更全面更完善，從而促進(jìn)我國集成電路產(chǎn)業(yè)的進(jìn)一步發(fā)展。

[注   釋]：

①即《關(guān)于集成電路的知識產(chǎn)權(quán)條約》（Treaty on the Intellectual Property in Respect of Integrated Circuits），是世界知識產(chǎn)權(quán)組織（WIPO）于1989年5月在華盛頓通過的一部國際條約，簡稱《WIPO條約》。現(xiàn)在已在這個(gè)條約上簽字的國家有埃及、加納、利比里亞、危地馬拉、南斯拉夫、贊比亞、印度和中國等。

[參考書目]

1. 鄭成思著《計(jì)算機(jī)軟件與數(shù)據(jù)的法律保護(hù)》，法律出版社，1987版。

2. 鄭成思著，《信息、新興技術(shù)與知識產(chǎn)權(quán)》，中國人大出版社，1986版。

3. 英明初著，《計(jì)算機(jī)軟件的版權(quán)保護(hù)》，北京大學(xué)出版社，1991年8月版。

4. 唐光良、董炳和、劉廣三著，《計(jì)算機(jī)法》，中國社會科學(xué)出版社，1993年11月版。

5. 劉江彬著，《計(jì)算機(jī)法律概論》，北京大學(xué)出版社，1992年7月版。

6. 趙震江主編，《科技法學(xué)》，北京大學(xué)出版社，1991版。

篇4

關(guān)鍵詞：集成電路設(shè)計(jì)；本科教學(xué)；改革探索

作者簡介：殷樹娟（1981-），女，江蘇宿遷人，北京信息科技大學(xué)物理與電子科學(xué)系，講師；齊臣杰（1958-），男，河南扶溝人，北京信息科技大學(xué)物理與電子科學(xué)系，教授。（北京 100192）

基金項(xiàng)目：本文系北京市教委科技發(fā)展計(jì)劃面上項(xiàng)目（項(xiàng)目編號：KM201110772018）、北京信息科技大學(xué)教改項(xiàng)目（項(xiàng)目編號：2010JG40）的研究成果。

中圖分類號：G642.0     文獻(xiàn)標(biāo)識碼：A     文章編號：1007-0079（2012）04-0064-02

1958年，美國德州儀器公司展示了全球第一塊集成電路板，這標(biāo)志著世界從此進(jìn)入到了集成電路的時(shí)代。在近50年的時(shí)間里，集成電路已經(jīng)廣泛應(yīng)用于工業(yè)、軍事、通訊和遙控等各個(gè)領(lǐng)域。集成電路具有體積小、重量輕、壽命長和可靠性高等優(yōu)點(diǎn)，同時(shí)成本也相對低廉，便于進(jìn)行大規(guī)模生產(chǎn)。自改革開放以來，我國集成電路發(fā)展迅猛，21世紀(jì)第1個(gè)10年，我國集成電路產(chǎn)量的年均增長率超過25%，集成電路銷售額的年均增長率則達(dá)到23%。我國集成電路產(chǎn)業(yè)規(guī)模已經(jīng)由2001年不足世界集成電路產(chǎn)業(yè)總規(guī)模的2%提高到2010年的近9%。我國成為過去10年世界集成電路產(chǎn)業(yè)發(fā)展最快的地區(qū)之一。伴隨著國內(nèi)集成電路的發(fā)展，對集成電路設(shè)計(jì)相關(guān)人員的需求也日益增加，正是在這種壓力驅(qū)動(dòng)下，政府從“十五”計(jì)劃開始大力發(fā)展我國的集成電路設(shè)計(jì)產(chǎn)業(yè)。

在20世紀(jì)末21世紀(jì)初，國內(nèi)集成電路設(shè)計(jì)相關(guān)課程都是在研究生階段開設(shè)，本科階段很少涉及。不僅是因?yàn)槠潆y度相對本科生較難接受，而且集成電路設(shè)計(jì)人員的需求在我國還未進(jìn)入爆發(fā)期。我國的集成電路發(fā)展總體滯后國外先進(jìn)國家的發(fā)展水平。進(jìn)入21世紀(jì)后，我國的集成電路發(fā)展迅速，集成電路設(shè)計(jì)需求劇增。[1]為了適應(yīng)社會發(fā)展的需要，同時(shí)也為更好地推進(jìn)我國集成電路設(shè)計(jì)的發(fā)展，國家開始加大力度推廣集成電路設(shè)計(jì)相關(guān)課程的本科教學(xué)工作。經(jīng)過十年多的發(fā)展，集成電路設(shè)計(jì)的本科教學(xué)取得了較大的成果，較好地推進(jìn)了集成電路設(shè)計(jì)行業(yè)的發(fā)展，但凸顯出的問題也日益明顯。本文將以已有的集成電路設(shè)計(jì)本科教學(xué)經(jīng)驗(yàn)為基礎(chǔ)，結(jié)合對相關(guān)院校集成電路設(shè)計(jì)本科教學(xué)的調(diào)研，詳細(xì)分析集成電路設(shè)計(jì)的本科教學(xué)現(xiàn)狀，并以此為基礎(chǔ)探索集成電路設(shè)計(jì)本科教學(xué)的改革。

一、集成電路設(shè)計(jì)本科教學(xué)存在的主要問題

在政府的大力扶持下，自“十五”計(jì)劃開始，國內(nèi)的集成電路設(shè)計(jì)本科教學(xué)開始走向正軌。從最初的少數(shù)幾個(gè)重點(diǎn)高校到后來眾多相關(guān)院校紛紛設(shè)置了集成電路設(shè)計(jì)本科專業(yè)并開設(shè)了相關(guān)的教學(xué)內(nèi)容。近幾年本科學(xué)歷的集成電路設(shè)計(jì)人員數(shù)量逐漸增加，經(jīng)歷本科教學(xué)后的本科生無論是選擇就業(yè)還是選擇繼續(xù)深造，都對國內(nèi)集成電路設(shè)計(jì)人員緊缺的現(xiàn)狀起到了一定的緩解作用。但從企業(yè)和相關(guān)院校的反饋來看，目前國內(nèi)集成電路設(shè)計(jì)方向的本科教學(xué)仍然存在很多問題，教學(xué)質(zhì)量有待進(jìn)一步提高，教學(xué)手段需做相應(yīng)調(diào)整，教學(xué)內(nèi)容應(yīng)更多地適應(yīng)現(xiàn)階段產(chǎn)業(yè)界發(fā)展需求。其主要存在以下幾方面問題。

首先，課程設(shè)置及課程內(nèi)容不合理，導(dǎo)致學(xué)生學(xué)習(xí)熱情降低。現(xiàn)階段，對于集成電路設(shè)計(jì)，國內(nèi)的多數(shù)院校在本科階段主要開設(shè)有如下課程：“固體物理”、“晶體管理”、“模擬集成電路設(shè)計(jì)”和“數(shù)字集成電路設(shè)計(jì)”（各校命名方式可能有所不同）等。固體物理和晶體管原理是方向基礎(chǔ)課程，理論性較強(qiáng)，公式推導(dǎo)較多，同時(shí)對學(xué)生的數(shù)學(xué)基礎(chǔ)要求比較高。一方面，復(fù)雜的理論分析和繁瑣的公式推導(dǎo)嚴(yán)重降低了本科生的學(xué)習(xí)興趣，尤其是對于很多總體水平相對較差的學(xué)生。而另外一方面，較強(qiáng)的數(shù)學(xué)基礎(chǔ)要求又進(jìn)一步打擊學(xué)生的學(xué)習(xí)積極性。另外，還有一些高等院校在設(shè)置課程教學(xué)時(shí)間上也存在很多問題。例如：有些高等院校將“固體物理”課程和“半導(dǎo)體器件物理”課程放在同一個(gè)學(xué)期進(jìn)行教學(xué)，對于學(xué)生來說，沒有固體物理的基礎(chǔ)就直接進(jìn)入“晶體管原理”課程的學(xué)習(xí)會讓學(xué)生很長一段時(shí)間都難以進(jìn)入狀態(tài)，將極大打擊學(xué)生的學(xué)習(xí)興趣，從而直接導(dǎo)致學(xué)生厭學(xué)甚至放棄相關(guān)方向的學(xué)習(xí)。而這兩門課是集成電路設(shè)計(jì)的專業(yè)基礎(chǔ)課，集成電路設(shè)計(jì)的重點(diǎn)課程“模擬集成電路設(shè)計(jì)”和“數(shù)字集成電路設(shè)計(jì)”課程的學(xué)習(xí)需要這兩門課的相關(guān)知識作為基礎(chǔ)，如果前面的基礎(chǔ)沒有打好，很難想象學(xué)生如何進(jìn)行后續(xù)相關(guān)專業(yè)知識的的學(xué)習(xí)，從而直接導(dǎo)致學(xué)業(yè)的荒廢。

其次，學(xué)生實(shí)驗(yàn)教學(xué)量較少，學(xué)生動(dòng)手能力差。隨著IC產(chǎn)業(yè)的發(fā)展，集成電路設(shè)計(jì)技術(shù)中電子設(shè)計(jì)自動(dòng)化（Electronic design automatic，EDA）無論是在工業(yè)界還是學(xué)術(shù)界都已經(jīng)成為必備的基礎(chǔ)手段，一系列的設(shè)計(jì)方法學(xué)的研究成果在其中得以體現(xiàn)并在產(chǎn)品設(shè)計(jì)過程中發(fā)揮作用。因此，作為集成電路設(shè)計(jì)方向的本科生，無論是選擇就業(yè)還是選擇繼續(xù)深造，熟悉并掌握一些常用的集成電路設(shè)計(jì)EDA工具是必備的本領(lǐng)，也是促進(jìn)工作和學(xué)習(xí)的重要方式。為了推進(jìn)EDA工具的使用，很多EDA公司有專門的大學(xué)計(jì)劃，高校購買相關(guān)軟件的價(jià)格相對便宜得多。國家在推進(jìn)IC產(chǎn)業(yè)發(fā)展方面也投入了大量的資金，現(xiàn)在也有很多高等院校已經(jīng)具備購買相關(guān)集成電路設(shè)計(jì)軟件的條件，但學(xué)生的實(shí)際使用情況卻喜憂參半。有些高校在培養(yǎng)學(xué)生動(dòng)手能力方面確實(shí)下足功夫，學(xué)生有公用機(jī)房可以自由上機(jī)，只要有興趣學(xué)生可以利用課余時(shí)間摸索各種EDA軟件的使用，這對他們以后的工作和學(xué)習(xí)奠定了很好的基礎(chǔ)。但仍然還有很多高校難以實(shí)現(xiàn)軟件使用的最大化，購買的軟件主要供學(xué)生實(shí)驗(yàn)課上使用，平時(shí)學(xué)生很少使用，實(shí)驗(yàn)課上學(xué)到的一點(diǎn)知識大都是教師填鴨式灌輸進(jìn)去的，學(xué)生沒有經(jīng)過自己的摸索，畢業(yè)后實(shí)驗(yàn)課上學(xué)到的知識已經(jīng)忘得差不多了，在后續(xù)的工作或?qū)W習(xí)中再用到相關(guān)工具時(shí)還得從頭再來學(xué)習(xí)。動(dòng)手能力差在學(xué)生擇業(yè)時(shí)成為一個(gè)很大的不足。[2]

再者，理工分科紊亂，屬性不一致。集成電路設(shè)計(jì)方向從專業(yè)內(nèi)容及專業(yè)性質(zhì)上分應(yīng)該屬于工科性質(zhì)，但很多高校在專業(yè)劃分時(shí)卻將該專業(yè)劃歸理科專業(yè)。這就使得很多學(xué)生在就業(yè)時(shí)遇到問題。很多招聘單位一看是理科就片面認(rèn)為是偏理論的內(nèi)容，從而讓很多學(xué)生錯(cuò)失了進(jìn)一步就業(yè)的好機(jī)會。而這樣的結(jié)果直接導(dǎo)致后面報(bào)考該專業(yè)的學(xué)生越來越少，最后只能靠調(diào)劑維持正常教學(xué)。其實(shí)，很多高校即使是理科性質(zhì)的集成電路設(shè)計(jì)方向?qū)W習(xí)的課程和內(nèi)容，與工科性質(zhì)的集成電路設(shè)計(jì)方向是基本一致的，只是定位屬性不一致，結(jié)果卻大相徑庭。

二、改革措施

鑒于目前國內(nèi)集成電路設(shè)計(jì)方向的本科教學(xué)現(xiàn)狀，可以從以下幾個(gè)方面改進(jìn)，從而更好地推進(jìn)集成電路設(shè)計(jì)的本科教學(xué)。

1.增加實(shí)驗(yàn)教學(xué)量

現(xiàn)階段的集成電路本科教學(xué)中實(shí)驗(yàn)教學(xué)量太少，以“模擬集成電路設(shè)計(jì)”課程為例，多媒體教學(xué)量40個(gè)學(xué)時(shí)但實(shí)驗(yàn)教學(xué)僅8個(gè)學(xué)時(shí)。相對于40個(gè)學(xué)時(shí)的理論學(xué)習(xí)內(nèi)容，8個(gè)學(xué)時(shí)的實(shí)驗(yàn)教學(xué)遠(yuǎn)遠(yuǎn)不能滿足學(xué)生學(xué)以致用或?qū)⒗碚撊谌雽?shí)踐的需求。40個(gè)學(xué)時(shí)的理論課囊括了單級預(yù)算放大器、全差分運(yùn)算放大器、多級級聯(lián)運(yùn)算放大器、基準(zhǔn)電壓源電流源電路、開關(guān)電路等多種電路結(jié)構(gòu)，而8個(gè)學(xué)時(shí)的實(shí)驗(yàn)課除去1至2學(xué)時(shí)的工具學(xué)習(xí)，留給學(xué)生電路設(shè)計(jì)的課時(shí)量太少。

在本科階段就教會學(xué)生使用各種常用EDA軟件，對于增加學(xué)生的就業(yè)及繼續(xù)深造機(jī)會是非常必要的。一方面，現(xiàn)在社會的競爭是非常激烈的，很少有單位愿意招收入職后還要花比較長的時(shí)間專門充電的新員工，能夠一入職就工作那是最好不過的。另一方面，實(shí)驗(yàn)對于學(xué)生來說比純理論的學(xué)習(xí)更容易接受，而且實(shí)驗(yàn)過程除了可以增加學(xué)生的動(dòng)手操作能力，同樣會深化學(xué)生對已有理論知識的理解。因此，在實(shí)踐教學(xué)工作中，增加本科教學(xué)的實(shí)驗(yàn)教學(xué)量可以有效促進(jìn)教學(xué)和增進(jìn)學(xué)生學(xué)習(xí)興趣。

2.降低理論課難度尤其是復(fù)雜的公式推導(dǎo)

“教師的任務(wù)是授之以漁，而不是授之以魚”，這句話對于集成電路設(shè)計(jì)專業(yè)老師來說恰如其分。對于相同的電路結(jié)構(gòu)，任何一個(gè)電路參數(shù)的變化都可能會導(dǎo)致電路性能發(fā)生翻天覆地的變化。在國際國內(nèi)，每年都會有數(shù)百個(gè)新電路結(jié)構(gòu)專利產(chǎn)生，而這些電路的設(shè)計(jì)人員多是研究生或以上學(xué)歷人員，幾乎沒有一個(gè)新的電路結(jié)構(gòu)是由本科生提出的。

對于本科生來說，他們只是剛剛涉足集成電路設(shè)計(jì)產(chǎn)業(yè)，學(xué)習(xí)的內(nèi)容是最基礎(chǔ)的集成電路相關(guān)理論知識、電路結(jié)構(gòu)及特點(diǎn)。在創(chuàng)新方面對他們沒有過多的要求，因此他們不需要非常深刻地理解電路的各種公式尤其是復(fù)雜的公式及公式推導(dǎo)，其學(xué)習(xí)重點(diǎn)應(yīng)該是掌握基礎(chǔ)的電路結(jié)構(gòu)、電路分析基本方法等，而不是糾結(jié)于電路各性能參數(shù)的推導(dǎo)。例如，對于集成電路設(shè)計(jì)專業(yè)的本科必修課程――“固體物理”和“晶體管原理”，冗長的公式及繁瑣的推導(dǎo)極大地削弱了學(xué)生的學(xué)習(xí)興趣，同時(shí)對于專業(yè)知識的理解也沒有太多的益處。[3]另外，從專業(yè)需要方面出發(fā)，對于集成電路設(shè)計(jì)者來說更多的是需要學(xué)生掌握各種半導(dǎo)體器件的基本工作原理及特性，而并非是具體的公式。因此，減少理論教學(xué)中繁瑣的公式推導(dǎo)，轉(zhuǎn)而側(cè)重于基本原理及特性的物理意義的介紹，對于學(xué)生來說更加容易接受，也有益于之后“模擬集成電路”、“數(shù)字集成電路”的教學(xué)。

3.增加就業(yè)相關(guān)基礎(chǔ)知識含量

從集成電路設(shè)計(jì)專業(yè)進(jìn)入本科教學(xué)后的近十年間本科生就業(yè)情況看，集成電路設(shè)計(jì)專業(yè)的本科生畢業(yè)后直接從事集成電路設(shè)計(jì)方向相關(guān)工作的非常少，多數(shù)選擇繼續(xù)深造或改行另謀生路。這方面的原因除了因?yàn)楸究粕诨局R儲備方面還不能達(dá)到集成電路設(shè)計(jì)人員的要求外，更主要的原因是隨著國家對集成電路的大力扶持，現(xiàn)在開設(shè)集成電路設(shè)計(jì)相關(guān)專業(yè)的高等院校越來越多，很多都是具有研究生辦學(xué)能力的高校，也就是說有更多的更高層次的集成電路設(shè)計(jì)人才在競爭相對原本就不是很多的集成電路設(shè)計(jì)崗位。

另外一方面，集成電路的版圖、集成電路的工藝以及集成電路的測試等方面也都是與集成電路設(shè)計(jì)相關(guān)的工作，而且這些崗位相對于集成電路設(shè)計(jì)崗位來說對電路設(shè)計(jì)知識的要求要低很多。而從事集成電路版圖、集成電路工藝或集成電路測試相關(guān)工作若干年的知識積累將極大地有利于其由相關(guān)崗位跳槽至集成電路設(shè)計(jì)的相關(guān)崗位。因此，從長期的發(fā)展目標(biāo)考慮，集成電路設(shè)計(jì)專業(yè)本科畢業(yè)生從事版圖、工藝、測試相關(guān)方向的工作可能更有競爭力，也更為符合本科生知識儲備及長期發(fā)展的需求。這就對集成電路設(shè)計(jì)的本科教學(xué)內(nèi)容提出了更多的要求。為了能更好地貼近學(xué)生就業(yè)，在集成電路設(shè)計(jì)的本科教學(xué)內(nèi)容方面，教師應(yīng)該更多地側(cè)重于基本的電路版圖知識、硅片工藝流程、芯片測試等相關(guān)內(nèi)容的教學(xué)。

三、結(jié)論

集成電路產(chǎn)業(yè)是我國的新興戰(zhàn)略性產(chǎn)業(yè)，是國民經(jīng)濟(jì)和社會信息化的重要基礎(chǔ)。大力推進(jìn)集成電路產(chǎn)業(yè)的發(fā)展，必須強(qiáng)化集成電路設(shè)計(jì)在國內(nèi)的本科教學(xué)質(zhì)量和水平，而國內(nèi)的集成電路設(shè)計(jì)本科教學(xué)還處在孕育發(fā)展的嶄新階段，它是適應(yīng)現(xiàn)代IC產(chǎn)業(yè)發(fā)展及本科就業(yè)形勢的，但目前還存在很多問題亟待解決。本文從已有的教學(xué)經(jīng)驗(yàn)及調(diào)研情況做了一些分析，但這遠(yuǎn)沒有涉及集成電路設(shè)計(jì)專業(yè)本科教學(xué)的方方面面。不過，可以預(yù)測，在國家大力扶持下，在相關(guān)教師及學(xué)生的共同努力下，我國的集成電路設(shè)計(jì)本科教學(xué)定會逐步走向成熟，更加完善。

參考文獻(xiàn)：

[1]王為慶.高職高專《Protel電路設(shè)計(jì)》教學(xué)改革思路探索[J].考試周刊,2011,(23).

篇5

關(guān)鍵詞：集成電路設(shè)計(jì)企業(yè)；成本核算

中圖分類號：F23 文獻(xiàn)標(biāo)識碼：A

收錄日期：2015年8月30日

一、前言

集成電路的整個(gè)產(chǎn)業(yè)鏈包括三大部分，即集成電路設(shè)計(jì)、生產(chǎn)制造和封裝及測試。由于集成電路行業(yè)在我國起步晚，目前最尖端的集成電路企業(yè)幾乎全被外資壟斷，因此國家從改革開放以來，逐年加大集成電路產(chǎn)業(yè)的投入。近年來，我國的集成電路企業(yè)飛速發(fā)展，規(guī)模逐年擴(kuò)大。根據(jù)中國半導(dǎo)體行業(yè)協(xié)會統(tǒng)計(jì)，2015年第一季度中國集成電路產(chǎn)業(yè)銷售額為685.5億元。其中，IC設(shè)計(jì)銷售額為225.1億元，生產(chǎn)制造業(yè)銷售額為184.9億元，封裝測試銷售額為275.5億元。作為集成電路產(chǎn)業(yè)的IC設(shè)計(jì)得到國家的大力鼓勵(lì)發(fā)展，以期望由IC設(shè)計(jì)帶動(dòng)整個(gè)中國的集成電路產(chǎn)業(yè)。我國的集成電路企業(yè)主要分布在長三角、珠三角、京津地區(qū)和西部的重慶、西安和武漢等。其中，長三角地區(qū)集中了全國約55%的集成電路制造企業(yè)、80%的集成電路封裝測試企業(yè)和近50%的集成電路設(shè)計(jì)企業(yè)，該區(qū)域已經(jīng)形成了包括集成電路的研發(fā)、設(shè)計(jì)、芯片制造、封裝測試及其相關(guān)配套支撐等在內(nèi)的完整產(chǎn)業(yè)鏈條。

集成電路行業(yè)是一個(gè)高投入、高產(chǎn)出和高風(fēng)險(xiǎn)的行業(yè)，動(dòng)輒幾十億元甚至幾百億元的投入才能建成一條完整的生產(chǎn)線。國務(wù)院在2000年就開始下發(fā)文件鼓勵(lì)軟件和集成電路企業(yè)發(fā)展，從政策法規(guī)方面，鼓勵(lì)資金、人才等資源向集成電路企業(yè)傾斜；2010年和2012年更是聯(lián)合國家稅務(wù)總局下發(fā)文件對集成電路企業(yè)進(jìn)行稅收優(yōu)惠激勵(lì)，2013年國家發(fā)改委等五部門聯(lián)合下發(fā)了發(fā)改高技[2013]234號文，凡是符合認(rèn)定的集成電路設(shè)計(jì)的企業(yè)均可以享受10%的所得稅優(yōu)惠政策。因此，對于這樣一個(gè)高投入、高技術(shù)、高速發(fā)展的產(chǎn)業(yè)，國家又大力支持的產(chǎn)業(yè)，做好成本核算是非常必要的。長期以來，集成電路設(shè)計(jì)企業(yè)由于行業(yè)面較窄，又屬于高投入、復(fù)雜程度不斷提高的行業(yè)，成本核算一直沒有一個(gè)明確的核算方法。

二、集成電路設(shè)計(jì)生產(chǎn)流程

集成電路設(shè)計(jì)企業(yè)是一個(gè)新型行業(yè)的研發(fā)設(shè)計(jì)企業(yè)，跟常規(guī)企業(yè)的工作流程有很大區(qū)別，如下圖1。（圖1）集成電路設(shè)計(jì)企業(yè)在收到客戶的產(chǎn)品設(shè)計(jì)要求后，根據(jù)產(chǎn)品需求進(jìn)行IC設(shè)計(jì)和繪圖，設(shè)計(jì)過程中需要選擇相應(yīng)的晶圓材料，以便滿足設(shè)計(jì)需求。設(shè)計(jì)完成后需要把設(shè)計(jì)圖紙制造成光刻掩膜版作為芯片生產(chǎn)的母版，在IC生產(chǎn)環(huán)節(jié)，通過光刻掩膜版在晶圓上生產(chǎn)出所設(shè)計(jì)的芯片產(chǎn)品。生產(chǎn)完成后進(jìn)入下一環(huán)節(jié)封裝，由專業(yè)的封裝企業(yè)對所生產(chǎn)的芯片進(jìn)行封裝，然后測試相關(guān)芯片產(chǎn)品的參數(shù)和性能是否達(dá)到設(shè)計(jì)要求，初步測試完成后，把芯片產(chǎn)品返回集成電路設(shè)計(jì)企業(yè)，由設(shè)計(jì)企業(yè)按照相關(guān)標(biāo)準(zhǔn)進(jìn)行出廠前的測試和檢驗(yàn)，最后合格的芯片將會發(fā)給客戶。

對于集成電路設(shè)計(jì)企業(yè)來說，整個(gè)集成電路生產(chǎn)流程都需要全方位介入，每個(gè)環(huán)節(jié)都要跟蹤，以便設(shè)計(jì)的產(chǎn)品能符合要求，一旦一個(gè)環(huán)節(jié)出了問題，例如合格率下降、封裝不符合要求等，設(shè)計(jì)的芯片可能要全部報(bào)廢，無法返工處理，這將會對集成電路設(shè)計(jì)企業(yè)帶來很大損失。

三、成本核算方法比較

傳統(tǒng)企業(yè)的成本核算方法一般有下面幾種：

（一）品種法：核算產(chǎn)品成本的品種法是以產(chǎn)品的品種為成本計(jì)算對象，歸集費(fèi)用，計(jì)算產(chǎn)品成本的一種方法。品種法一般適用于大量大批單步驟生產(chǎn)類型的企業(yè)，如發(fā)電、采掘等企業(yè)。在這種類型的企業(yè)中，由于產(chǎn)品的工藝流程不能間斷，沒有必要也不可能劃分生產(chǎn)步驟計(jì)算產(chǎn)品成本，只能以產(chǎn)品品種作為成本計(jì)算對象。

品種法除廣泛應(yīng)用于單步驟生產(chǎn)類型的企業(yè)外，對于大量大批多步驟生產(chǎn)類型的企業(yè)或者車間，如果其生產(chǎn)規(guī)模小，或者按流水線組織生產(chǎn)，或者從原材料投入到產(chǎn)品產(chǎn)出的全過程是集中封閉式的生產(chǎn)，管理上不要求按照生產(chǎn)步驟計(jì)算產(chǎn)品成本，也可以采用品種法計(jì)算成本，如小型水泥廠、磚瓦廠、化肥廠、鑄造廠和小型造紙廠等。

按照產(chǎn)品品種計(jì)算成本，是產(chǎn)品成本計(jì)算最基礎(chǔ)、最一般的要求。不論什么組織方式的制造企業(yè)，不論什么生產(chǎn)類型的產(chǎn)品，也不論成本管理要求如何，最終都必須按照產(chǎn)品品種計(jì)算出產(chǎn)品成本。因此，品種法是最基本的成本計(jì)算方法。

（二）分批法：分批法亦稱訂單法，它是以產(chǎn)品的批別（或訂單）為計(jì)算對象歸集費(fèi)用并計(jì)算產(chǎn)品成本法的一種方法。分批法一般適用于單件小批生產(chǎn)類型的企業(yè)，如船舶、重型機(jī)械制造企業(yè)以及精密儀器、專用設(shè)備生產(chǎn)企業(yè)。對于新產(chǎn)品的試制，工業(yè)性修理作業(yè)和輔助生產(chǎn)的工具模具制造等，也可以采用分批法計(jì)算成本。在單件小批生產(chǎn)類型企業(yè)中，通常根據(jù)用戶的訂單組織產(chǎn)品生產(chǎn)，生產(chǎn)何種產(chǎn)品，每批產(chǎn)品的批量大小以及完工時(shí)間，均要根據(jù)需求單位加以確定。同時(shí)，也要考慮訂單的具體情況，并結(jié)合企業(yè)的生產(chǎn)負(fù)荷程度合理組織產(chǎn)品的批次及批量。

（三）分步法：分布法是以產(chǎn)品的品種及其所經(jīng)過的生產(chǎn)步驟作為成本計(jì)算對象，歸集生產(chǎn)費(fèi)用，計(jì)算各種產(chǎn)品成本及其各步驟成本的一種方法。分布法主要適用于大量大批復(fù)雜生產(chǎn)的企業(yè)，如紡織、冶金、造紙等大批量、多步驟生產(chǎn)類型的企業(yè)。例如，鋼鐵企業(yè)可分為煉鐵、煉鋼、軋鋼等生產(chǎn)步驟。在這種企業(yè)里，其生產(chǎn)過程是由若干個(gè)在技術(shù)上可以間斷的生產(chǎn)步驟組成的，每個(gè)生產(chǎn)步驟除了生產(chǎn)出半成品（最后步驟為產(chǎn)品）外，還有一些處于加工階段的在產(chǎn)品。已經(jīng)生產(chǎn)出來的半成品及可以用于下一生產(chǎn)步驟的再加工，也可以對外銷售。

（四）作業(yè)成本法：作業(yè)成本法是一個(gè)以作業(yè)為基礎(chǔ)的管理信息系統(tǒng)。它以作業(yè)為中心，作業(yè)的劃分從產(chǎn)品設(shè)計(jì)開始，到物料供應(yīng)；從工藝流程的各個(gè)環(huán)節(jié)、總裝、質(zhì)檢到發(fā)運(yùn)銷售全過程，通過對作業(yè)及作業(yè)成本的確認(rèn)計(jì)量，最終計(jì)算出相對準(zhǔn)確的產(chǎn)品成本。同時(shí)，經(jīng)過對所有與產(chǎn)品相關(guān)聯(lián)作業(yè)的跟蹤，消除不增值作業(yè)，優(yōu)化作業(yè)鏈和價(jià)值鏈，增加需求者價(jià)值，提供有用信息，促進(jìn)最大限度的節(jié)約，提高決策、計(jì)劃、控制能力，以最終達(dá)到提高企業(yè)競爭力和獲利能力，增加企業(yè)價(jià)值的目的。

由于集成電路設(shè)計(jì)企業(yè)的特殊生產(chǎn)工藝流程，集成電路設(shè)計(jì)企業(yè)的主要生產(chǎn)和封裝、測試都是在第三方廠家進(jìn)行，分批法、分步法和作業(yè)成本法都不太適合作為集成電路設(shè)計(jì)企業(yè)的成本核算方法，所以品種法將作為集成電路設(shè)計(jì)企業(yè)的基礎(chǔ)成本核算方法。

四、IC產(chǎn)品的品種法

品種法作為一種傳統(tǒng)的成本核算方法，在集成電路設(shè)計(jì)企業(yè)里是十分實(shí)用的。由于集成電路設(shè)計(jì)企業(yè)的生產(chǎn)流程比較特殊，產(chǎn)品從材料到生產(chǎn)、封裝、測試，最后回到集成電路設(shè)計(jì)企業(yè)都是在第三方廠商進(jìn)行，每一個(gè)環(huán)節(jié)的成本費(fèi)用無法及時(shí)掌握，IC產(chǎn)品又有其特殊性，每種產(chǎn)品在生產(chǎn)過程中，不僅依賴于設(shè)計(jì)圖紙，而且依賴于代工的工藝水平，每個(gè)批次的合格率并不盡相同，其成品率通常只有在該種產(chǎn)品的所有生產(chǎn)批次全部回到設(shè)計(jì)企業(yè)并通過質(zhì)量的合格測試入庫時(shí)才能準(zhǔn)確得出，然而設(shè)計(jì)企業(yè)的產(chǎn)品并不是一次性全部生產(chǎn)出來，一般需要若干個(gè)批次，或許幾十上百個(gè)批次加工，在最后幾個(gè)批次返回設(shè)計(jì)企業(yè)時(shí)，早期的許多批次產(chǎn)品早已經(jīng)發(fā)給客戶使用了，因此集成電路設(shè)計(jì)企業(yè)的按品種進(jìn)行成本核算應(yīng)該是有一定預(yù)期的品種法，即需要提前預(yù)估該種產(chǎn)品的成品率或廢品率，盡量準(zhǔn)確核算每一個(gè)IC產(chǎn)品的成本。

五、結(jié)語

集成電路設(shè)計(jì)是個(gè)技術(shù)發(fā)展、技術(shù)更新非常迅速的行業(yè)，IC設(shè)計(jì)企業(yè)要在這個(gè)競爭非常激烈的行業(yè)站住腳跟或者有更好的發(fā)展，就必須緊密把握市場的變化趨勢，不斷的進(jìn)行技術(shù)創(chuàng)新、改進(jìn)技術(shù)或工藝，及時(shí)調(diào)整市場需求的產(chǎn)品設(shè)計(jì)方向，持續(xù)不斷的通過科學(xué)合理的成本控制手段，從技術(shù)上和成本上建立競爭優(yōu)勢；同時(shí)，充分利用國家對于集成電路產(chǎn)業(yè)的優(yōu)惠政策，特別是對集成電路設(shè)計(jì)企業(yè)的優(yōu)惠政策，加大重大項(xiàng)目和新興產(chǎn)業(yè)IC芯片應(yīng)用的研發(fā)和投資力度；合理利用中國高等院校、科研院所在集成電路、電子信息領(lǐng)域的研究資源和技術(shù)，實(shí)現(xiàn)產(chǎn)學(xué)研相結(jié)合的發(fā)展思路，縮短項(xiàng)目的研發(fā)周期；通過各種途徑加強(qiáng)企業(yè)的成本控制手段，來達(dá)到提高中國IC設(shè)計(jì)企業(yè)整體競爭實(shí)力，擴(kuò)大市場份額。

主要參考文獻(xiàn)：

[1]中國半導(dǎo)體行業(yè)協(xié)會.cn.

篇6

關(guān)鍵詞：無刷直流電動(dòng)機(jī) 反電勢 DSP

中圖分類號：TM33 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-9416（2014）05-0177-02

隨著微機(jī)控制技術(shù)的發(fā)展，特別是以單片微機(jī)及數(shù)字信號處理器DSP為控制核心的微機(jī)控制技術(shù)的迅速發(fā)展，現(xiàn)代調(diào)速系統(tǒng)已進(jìn)入到全數(shù)字化的調(diào)速系統(tǒng)時(shí)代。根據(jù)調(diào)速系統(tǒng)方案在MPLAB系統(tǒng)開發(fā)平臺上運(yùn)用匯編語言對電機(jī)進(jìn)行反電動(dòng)勢過零檢測法編程、調(diào)試，實(shí)現(xiàn)無刷直流電動(dòng)機(jī)的數(shù)字控制。

1 關(guān)于電機(jī)參數(shù)的計(jì)算

1.1 調(diào)節(jié)計(jì)算

由于驅(qū)動(dòng)系統(tǒng)在采集低速下感應(yīng)電動(dòng)勢困難，電動(dòng)機(jī)在低于800轉(zhuǎn)/分時(shí)相電壓難以測量，運(yùn)行很不穩(wěn)定，通過試驗(yàn)把最低轉(zhuǎn)速定為800轉(zhuǎn)/分。

電動(dòng)機(jī)為5對磁極，電角度每轉(zhuǎn)一周，即機(jī)械角度每轉(zhuǎn)72度進(jìn)行一次速度計(jì)算更新，所以速度調(diào)節(jié)周期要略大于速度計(jì)算周期，爭取達(dá)到速度計(jì)算更新與速度調(diào)節(jié)同步。本試驗(yàn)設(shè)置速度調(diào)節(jié)周期為15ms。電流比例調(diào)節(jié)為每0.0001s一次，與電機(jī)頻率相同。

1.2 感應(yīng)電動(dòng)勢的計(jì)算

每次PWM時(shí)基中斷以后對參考電流與三相電壓采樣一次，通過A/D轉(zhuǎn)換轉(zhuǎn)變成數(shù)字。由于在過零點(diǎn)的左右兩側(cè)符號不同，可以直接檢測不通電相與三相電壓和的差值，如果符號變化則說明經(jīng)過了過零點(diǎn)。這樣我們可以直接用3倍的感應(yīng)電動(dòng)勢減去三相電壓和。

1.3 濾除換相干擾

換相瞬間會產(chǎn)生電磁干擾，此時(shí)檢測相電壓會產(chǎn)生較大誤差。又因?yàn)閾Q相后感應(yīng)電動(dòng)勢不會立即進(jìn)入過零點(diǎn)，所以一般會延遲1-2個(gè)PWM周期，延遲后再進(jìn)行過零檢測。

由于剛換流時(shí)B相繞組反電勢為負(fù)值，因此繞組中性點(diǎn)相對于負(fù)極N的電壓超過直流母線電壓的2/3，比換流前的/2要增大很多，B相繞組電流會隨著自身反電勢減小和相電壓增大而加快衰減，特別是轉(zhuǎn)速較高時(shí)B相繞組電流的衰減將會非常迅速。C相繞組具有較大的反相電壓，因此繞組電流會增長很快，但增大的速度會隨著B相繞組反電勢的減小而減小。A相繞組相電壓首先因中性點(diǎn)電壓上升而減小，相電流也會因此減小。但隨著B相繞組反電勢減小，A相相電壓又不斷回升，A相繞組電流減小得到抑制并又回升，等到B相電流衰減到0時(shí)，B相繞組沒有電流續(xù)流二極管關(guān)斷，中性點(diǎn)電壓恢復(fù)到/2的水平，并且A相和C相繞組電流大小相等，這時(shí)控制又進(jìn)入兩相斬波導(dǎo)通狀態(tài)[1]。

1.4 換相時(shí)刻計(jì)算及其補(bǔ)償

延遲時(shí)間的估算：通過電角度轉(zhuǎn)過一周所用的PWM周期數(shù)除以12得到轉(zhuǎn)過電角度所用的平均時(shí)間，以這個(gè)時(shí)間作為下一轉(zhuǎn)六個(gè)過零點(diǎn)與相應(yīng)的換相點(diǎn)之間的延遲時(shí)間。

反電勢法必然存在轉(zhuǎn)子位置檢測誤差Δθ，并最終影響無刷電機(jī)換流角（用γ1表示）。而且，由于相電壓中往往含有大量干擾信號，影響電壓比較器的正常工作，因此需要用無源濾波器對相電壓或端電壓信號進(jìn)行深度濾波。隨著電機(jī)工作頻率的變化，濾波器的相移也會變化并影響無刷電機(jī)換流角，用γ2表示。則總的換流角γ=γ1+γ2。通常γ為負(fù)值，表示超前換流[2]。

在本試驗(yàn)中，通過示波器觀測并與一些經(jīng)驗(yàn)補(bǔ)償角度對照，得出以下補(bǔ)償角度的表格[3]。

1.5 電動(dòng)機(jī)的啟動(dòng)

本試驗(yàn)采用預(yù)定位啟動(dòng)。

啟動(dòng)時(shí)先對任意兩相通電，使起轉(zhuǎn)到換相臨界點(diǎn)，通過延遲1s等待電動(dòng)機(jī)停止震蕩。延遲后立即換相，使電動(dòng)機(jī)轉(zhuǎn)動(dòng)。

根據(jù)動(dòng)力學(xué)方程

解得電動(dòng)機(jī)轉(zhuǎn)一轉(zhuǎn)所需的時(shí)間為：

這里延遲時(shí)間的初值設(shè)定為4.8ms。

由于無刷直流電動(dòng)機(jī)在啟動(dòng)時(shí)電流大約是額定電流的4.5倍，所以應(yīng)避免啟動(dòng)電流過大，如要限制啟動(dòng)電流大小，本試驗(yàn)采用改變端電壓大小的軟件方法限定占空比，使啟動(dòng)電流不超過預(yù)先設(shè)定值。假設(shè)直流母線電壓作用于定子電樞繞組的時(shí)間為兩相功率管導(dǎo)通時(shí)間，那么在忽略電樞電阻壓降情況下直流母線電壓主要作用于電樞電感，其公式為：

因此，如果限制定子電樞電流最大值等于允許采樣電流最大值（小于啟動(dòng)電流值），那么可以由式（3）得到電機(jī)啟動(dòng)時(shí)直流母線電壓占空比最大值。

根據(jù)式（4）和PWM開關(guān)周期可以確定電機(jī)零速啟動(dòng)時(shí)最大占空比。

這里本試驗(yàn)初始啟動(dòng)限制占空比設(shè)定為29.89%。

2 程序框圖

主程序如（圖1）所示。

3 結(jié)語

探討了反電動(dòng)勢過零檢測法補(bǔ)償，通過試驗(yàn)觀測波形針對補(bǔ)償，提高了換相點(diǎn)精度。根據(jù)反電動(dòng)勢過零檢測法原理，利用軟件測量法替代了硬件比較電路，節(jié)約了成本，提高了系統(tǒng)的可靠性。

參考文獻(xiàn)

[1]謝寶昌，任永德.電動(dòng)機(jī)的DSP控制技術(shù)及其應(yīng)用.北京：北京航空航天大學(xué)出版社，2005

篇7

關(guān)鍵詞：實(shí)踐能力培養(yǎng)；電路分析；教學(xué)模式改革；民辦院校

作者簡介：王二萍（1980-），女，河南鄭州人，黃河科技學(xué)院信息工程學(xué)院，講師；張洋洋（1982-），男，河南洛陽人，黃河科技學(xué)院信息工程學(xué)院，副教授。（河南 鄭州 450006）

基金項(xiàng)目：本文系河南省教育廳人文科學(xué)研究項(xiàng)目（項(xiàng)目編號：2013-GH-190）、黃河科技學(xué)院教育教學(xué)改革研究項(xiàng)目（項(xiàng)目編號：JM2012007）的研究成果。

中圖分類號：G642.0 文獻(xiàn)標(biāo)識碼：A 文章編號：1007-0079（2013）36-0124-02

課程改革是教學(xué)工作的落腳點(diǎn)，是大學(xué)教學(xué)改革過程中的一項(xiàng)重要內(nèi)容，它是實(shí)現(xiàn)大學(xué)人才培養(yǎng)目標(biāo)的知識框架體系。人才培養(yǎng)的規(guī)格和模式最終需要通過課程體系的構(gòu)建和教學(xué)來實(shí)現(xiàn)。任何一所名牌高校的課程設(shè)置，往往都有自己鮮明的特色，民辦三本院校要想保有自己的特色，就必須從課程改革做起。“電路分析”課程是黃河科技學(xué)院（以下簡稱“我校”）電類各專業(yè)的重要技術(shù)基礎(chǔ)課程，該課程的教學(xué)效果直接影響電類各專業(yè)后續(xù)課程的進(jìn)行，進(jìn)而影響著人才培養(yǎng)目標(biāo)落實(shí)的程度。

“電路分析”是研究電路及其規(guī)律的一門學(xué)科，是電類各專業(yè)的重要技術(shù)基礎(chǔ)課程，[1]在我校面向電子信息工程、通信工程、測控技術(shù)與儀器和光電信息工程等專業(yè)開設(shè)，計(jì)劃學(xué)時(shí)為84，理論講授學(xué)時(shí)為64，實(shí)驗(yàn)學(xué)時(shí)為20。“電路分析”課程不僅是電類各專業(yè)學(xué)習(xí)后繼課程的基礎(chǔ)，也直接為解決電工電子工程中的實(shí)際問題服務(wù)，具有基礎(chǔ)科學(xué)和技術(shù)科學(xué)的二重性，這種二重性決定了“電路分析”在電類各專業(yè)學(xué)生知識結(jié)構(gòu)中的重要地位，在人才培養(yǎng)過程中起著十分重要的作用。[2]

一、現(xiàn)行“電路分析”教學(xué)中存在的問題

現(xiàn)行的“電路分析”課程體系是學(xué)科性體系，注重科學(xué)化、理論化，分立元件電路系統(tǒng)，在這個(gè)體系下實(shí)施的課程教學(xué)往往只能講到器件、電路，對電路系統(tǒng)的應(yīng)用基本不涉及。目前，該課程教學(xué)基本能滿足人才培養(yǎng)的需求，但對提高學(xué)生創(chuàng)新能力、適應(yīng)快速發(fā)展的社會需求方面尚顯不足，[3]主要表現(xiàn)為幾個(gè)方面。

1.培養(yǎng)實(shí)踐能力的目標(biāo)不明確

隨著市場經(jīng)濟(jì)的建立和發(fā)展，社會對人才的要求發(fā)生了深刻的變化，高等工程教育也正在以注重專業(yè)教學(xué)和技能培養(yǎng)轉(zhuǎn)向普遍的工程基礎(chǔ)教育和智力開發(fā)。顯然，過去那種重理論、輕實(shí)踐的教學(xué)方法是適應(yīng)不了這種新形勢的。一個(gè)最現(xiàn)實(shí)的現(xiàn)象就可以說明這個(gè)問題。例如，雖然相關(guān)的理論知識是學(xué)過了，很多學(xué)生在實(shí)驗(yàn)中遇到電路問題仍然是無從下手，只能急于問老師。另外，現(xiàn)有的學(xué)時(shí)分配是理論64學(xué)時(shí)，實(shí)驗(yàn)20學(xué)時(shí)，共84學(xué)時(shí)。教材內(nèi)容多，總體學(xué)時(shí)少，與實(shí)驗(yàn)教學(xué)內(nèi)容聯(lián)系又不夠緊湊，使教師對教材的處理及指導(dǎo)實(shí)踐過程的難度加大。這些充分說明應(yīng)該從教學(xué)計(jì)劃、教學(xué)內(nèi)容、教學(xué)方法等各方面做深入細(xì)致的分析，研究出相應(yīng)的對策以改變現(xiàn)狀。

2.課程內(nèi)容體系重全面但細(xì)節(jié)不夠突出

現(xiàn)行的“電路分析”課程采用的教材是邱關(guān)源主編，羅先覺修訂的《電路（第五版）》，該教材內(nèi)容體系的完整性好，系統(tǒng)性強(qiáng)，力求概括現(xiàn)代電路理論的方方面面。但正是這種完整性凸顯了該教材在知識點(diǎn)細(xì)節(jié)的處理上無法很深入，對于我校三本類的學(xué)生，使用該教材學(xué)習(xí)“電路分析”稍顯吃力。

3.教學(xué)方法和教學(xué)手段單一

目前主要是板書，這種授課方式雖然節(jié)奏適中，使學(xué)生有時(shí)間理解、吸收知識，有很大的思考、練習(xí)及討論空間。但也存在一些缺點(diǎn)：不形象、不直觀、教學(xué)面窄，這樣就會使學(xué)生普遍感覺該課程知識枯燥難懂，缺乏學(xué)習(xí)興趣和自主性，導(dǎo)致學(xué)生理論知識基礎(chǔ)差，實(shí)踐動(dòng)手能力不足，自主分析問題、解決問題的能力欠缺，這與我校“應(yīng)用型人才”的培養(yǎng)宗旨和本專業(yè)人才培養(yǎng)目標(biāo)有一定差距。

4.“電路分析”課程在專業(yè)課程體系中的重要性沒有充分體現(xiàn)出來

“電路分析”是電子信息工程、通信工程、測控技術(shù)與儀器和光電信息工程專業(yè)的核心骨干課，本課程提供了上述專業(yè)后續(xù)專業(yè)基礎(chǔ)課的主要分析方法和邏輯思維能力的培養(yǎng)。如果本課程掌握不好，將會影響整個(gè)專業(yè)的最后培養(yǎng)效果，因而其影響之大，作用之廣是顯而易見的，所以急待改革。

以上表明，現(xiàn)行的課程內(nèi)容及教學(xué)方式和方法已不能適應(yīng)現(xiàn)代電子、通信等專業(yè)的發(fā)展要求，也不符合民辦三本院校重應(yīng)用能力培養(yǎng)的辦學(xué)宗旨。由此教學(xué)內(nèi)容與實(shí)際學(xué)時(shí)分配、教學(xué)內(nèi)容與學(xué)生專業(yè)需求的矛盾都急劇突顯，迫切需要對“電路分析”課程體系、內(nèi)容以及教學(xué)方法進(jìn)行改革。

二、教學(xué)模式改革進(jìn)行的內(nèi)容

“電路分析”是電類專業(yè)的重要技術(shù)基礎(chǔ)課。其任務(wù)是：通過本課程的教學(xué)，使學(xué)生掌握電路的基本理論知識、基本分析計(jì)算方法和基本實(shí)驗(yàn)技能，為學(xué)習(xí)后續(xù)課程打好基礎(chǔ)。按過去的教學(xué)大綱要求，理論教學(xué)64學(xué)時(shí)，實(shí)踐教學(xué)20學(xué)時(shí)，為適應(yīng)新的形勢，修訂教學(xué)大綱，調(diào)整教學(xué)計(jì)劃和教學(xué)內(nèi)容，改進(jìn)教學(xué)方法勢在必行。

1.改革“電路分析”理論教學(xué)內(nèi)容體系，服務(wù)重實(shí)踐的整體目標(biāo)

現(xiàn)行教材內(nèi)容體系較全面，為了兼顧各類高等學(xué)校強(qiáng)電和弱電類各專業(yè)的需要，內(nèi)容涉及面很廣 。其中除了講解電路理論中必備的相關(guān)知識如線性電阻電路的靜態(tài)分析、含線性動(dòng)態(tài)元件的電路的動(dòng)態(tài)分析、一般非線性電路的分析等，還涉及到與各種專業(yè)接軌的內(nèi)容。這種局面就導(dǎo)致為了面面俱到而在重點(diǎn)內(nèi)容上有失細(xì)致。對于黃河科技學(xué)院三本類的學(xué)生來說，基礎(chǔ)知識原本就相對薄弱，使用這樣“注重全面，有失細(xì)節(jié)”的教材，如果老師授課時(shí)又沒有把握好對具體內(nèi)容的處理方式，那么最終很容易造成老師疲于教授理論，學(xué)生疲于應(yīng)付，該掌握的基礎(chǔ)應(yīng)用知識也沒能掌握，當(dāng)然也無法在實(shí)踐環(huán)節(jié)中“學(xué)以致用”。因此，當(dāng)務(wù)之急必須對教學(xué)內(nèi)容體系進(jìn)行改革，根據(jù)民辦三本院校學(xué)生接受的標(biāo)準(zhǔn)，并本著為實(shí)踐服務(wù)的宗旨對“電路分析”的理論教學(xué)內(nèi)容進(jìn)行合理的取舍。

2.改革“電路分析”實(shí)踐教學(xué)環(huán)節(jié)，突出對基本實(shí)踐應(yīng)用能力的培養(yǎng)，激發(fā)學(xué)生的創(chuàng)新意識

“電路實(shí)驗(yàn)”是“電路分析”課程教學(xué)過程必不可缺的環(huán)節(jié)，同時(shí)也是電子技術(shù)實(shí)驗(yàn)、課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)等實(shí)踐性教學(xué)環(huán)節(jié)的基礎(chǔ)課程。在實(shí)際教學(xué)中，普遍存在著兩種傾向：一種是把實(shí)驗(yàn)看成是理論教學(xué)的補(bǔ)充，內(nèi)容往往只是驗(yàn)證性實(shí)驗(yàn)，學(xué)生只是簡單記錄數(shù)據(jù)；另一種則過于強(qiáng)調(diào)綜合設(shè)計(jì)性實(shí)驗(yàn)和培養(yǎng)創(chuàng)新能力，而忽略教師的引導(dǎo)以及基礎(chǔ)技能的訓(xùn)練，反而影響對后續(xù)實(shí)踐環(huán)節(jié)的學(xué)習(xí)。通常開設(shè)“電路實(shí)驗(yàn)”課程時(shí)，學(xué)生一般剛剛接觸到專業(yè)基礎(chǔ)課，缺乏系統(tǒng)的電子電路知識和基本的動(dòng)手實(shí)驗(yàn)?zāi)芰Γ狈钴S的設(shè)計(jì)思維能力，不足以進(jìn)行大型綜合性的實(shí)驗(yàn)。[4]為了使電路實(shí)驗(yàn)達(dá)到提高動(dòng)手能力，培養(yǎng)理論指導(dǎo)實(shí)踐的能力和創(chuàng)新能力的教學(xué)目標(biāo)，同時(shí)為提高實(shí)驗(yàn)教學(xué)質(zhì)量，很有必要對電路實(shí)驗(yàn)的教學(xué)方案、內(nèi)容和方法進(jìn)行改革嘗試。

3.改革教學(xué)方法和教學(xué)手段，使之成為貫徹新教改理念的最佳授課方式

教學(xué)方法和教學(xué)手段都是為教學(xué)內(nèi)容服務(wù)的。純粹板書授課不形象、不直觀、教學(xué)面窄，這樣就會使學(xué)生普遍感覺該課程知識枯燥難懂，缺乏學(xué)習(xí)興趣和自主性。最終導(dǎo)致學(xué)生理論知識基礎(chǔ)差，實(shí)踐動(dòng)手能力不足，自主分析問題、解決問題的能力欠缺。所以也需要充分利用現(xiàn)代化的教學(xué)設(shè)備和手段，如通過電視、投影、教學(xué)模型等教具來進(jìn)行形象化教學(xué)，以加速學(xué)生對問題的理解，提高教學(xué)效果。

不僅理論教學(xué)需要引入現(xiàn)代計(jì)算機(jī)技術(shù)的優(yōu)秀成果來豐富教學(xué)內(nèi)容，提高學(xué)生學(xué)習(xí)本課程的積極性、主動(dòng)性，實(shí)驗(yàn)教學(xué)中也可以考慮采用相應(yīng)的電路仿真軟件，如Matlab、Multisim、Pspice等，來實(shí)現(xiàn)電路實(shí)驗(yàn)的分析、設(shè)計(jì)和仿真。

4.改革“電路分析”課程的教學(xué)計(jì)劃，突出其專業(yè)基礎(chǔ)課的核心地位

“電路分析”現(xiàn)有的授課總學(xué)時(shí)只有84，理論64，實(shí)驗(yàn)20，雖然為了突出應(yīng)用能力的培養(yǎng)可以對一部分內(nèi)容進(jìn)行壓縮或刪簡，但是作為這門課程的核心，電路分析的方法必須讓學(xué)生透徹掌握，所以理論教學(xué)只有64學(xué)時(shí)仍然顯得捉襟見肘。在實(shí)驗(yàn)教學(xué)部分僅有20學(xué)時(shí)只能勉強(qiáng)安排驗(yàn)證性實(shí)驗(yàn)，沒有安排仿真性和設(shè)計(jì)性實(shí)驗(yàn)的空間，對于這方面能力的培養(yǎng)就無法實(shí)現(xiàn)。所以很有必要對“電路分析”現(xiàn)有的教學(xué)計(jì)劃進(jìn)行調(diào)整，對教學(xué)大綱和教學(xué)內(nèi)容同步改革。根據(jù)新的教學(xué)計(jì)劃和教學(xué)內(nèi)容的安排，“電路分析”總學(xué)時(shí)應(yīng)該改為100學(xué)時(shí)。理論學(xué)時(shí)需要在原有基礎(chǔ)上增加10學(xué)時(shí)，增加的學(xué)時(shí)重點(diǎn)放在強(qiáng)化線性電阻電路的分析方法、動(dòng)態(tài)電路的分析方法、正弦穩(wěn)態(tài)電路的分析方法上面，力求讓學(xué)生通過本課程理論內(nèi)容的學(xué)習(xí)能夠掌握分析一般實(shí)際電路的問題的能力。為了把提高學(xué)生動(dòng)手實(shí)踐能力和實(shí)際應(yīng)用能力落到實(shí)處，根據(jù)新的實(shí)驗(yàn)內(nèi)容的安排，實(shí)驗(yàn)學(xué)時(shí)應(yīng)該增加6學(xué)時(shí)，主要用來進(jìn)行仿真性實(shí)驗(yàn)。

5.改革考核方法，重點(diǎn)考查實(shí)踐應(yīng)用能力

“電路分析”課程教學(xué)重在培養(yǎng)學(xué)生分析問題、解決問題的能力，[5]而技能考試更能考查出學(xué)生實(shí)際操作動(dòng)手能力、對理論的理解狀況和掌握程度。為此在原有基礎(chǔ)上把仿真性和設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目也納入到考核范圍，即減少理論課成績比例，加重實(shí)踐課成績比例，將學(xué)生從大量記憶公式中解放出來：平時(shí)成績占10%，實(shí)驗(yàn)成績10%，綜合技能成績20%，考試卷面成績60%。

三、結(jié)語

目前，我國工業(yè)化發(fā)展迅速，社會對工程技術(shù)人才需求的巨大缺口和大學(xué)生職業(yè)素質(zhì)差導(dǎo)致就業(yè)難的階段性矛盾日益突出。對于三本類民辦院校來說，人才培養(yǎng)的主要目標(biāo)是強(qiáng)化實(shí)踐應(yīng)用能力的培養(yǎng)，提高學(xué)生實(shí)踐能力和創(chuàng)新能力，以適應(yīng)社會發(fā)展需要。上述教學(xué)模式改革的設(shè)計(jì)過程已經(jīng)經(jīng)過多位電類課程教學(xué)方面的專家討論，一致認(rèn)為這一改革過程有助于實(shí)踐能力的培養(yǎng)。

參考文獻(xiàn)：

[1]鄭君里，龔紹文.電路原理課程改革之路[J].電氣電子教學(xué)學(xué)報(bào)，

2007，29（3）：1-7.

[2]龔紹文，鄭君里，于歆杰.電路課程的歷史、現(xiàn)狀和前景[J].電氣電子教學(xué)學(xué)報(bào)，2011，33（6）：5-12.

[3]朱桂萍，陸文娟，劉秀成，等.“電路原理”課程教學(xué)改革的理念與實(shí)踐[J].電氣電子教學(xué)學(xué)報(bào)，2012，（1）：1-8.

篇8

關(guān)鍵詞：版圖設(shè)計(jì)；九天EDA系統(tǒng)；D觸發(fā)器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個(gè)微小的芯片上。集成電路版圖設(shè)計(jì)的合理與否、正確與否直接影響到集成電路產(chǎn)品的最終性能[1]。目前，集成電路版圖設(shè)計(jì)的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設(shè)計(jì)的EDA工具價(jià)格昂貴，而我國自主開發(fā)的九天EDA系統(tǒng)，具有很高的性價(jià)比，為我們提供了理想的集成電路設(shè)計(jì)工具。

2基本概念

2.1 版圖

版圖是將三維的立體結(jié)構(gòu)轉(zhuǎn)換為二維平面上的幾何圖形的設(shè)計(jì)過程，是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓?fù)涠x等器件的相關(guān)物理信息，是設(shè)計(jì)者交付給代工廠的最終輸出。

2.2 版圖設(shè)計(jì)

它將電路設(shè)計(jì)中的每一個(gè)元器件包括晶體管、電阻、電容等以及它們之間的連線轉(zhuǎn)換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規(guī)劃、布局布線及壓縮等步驟[2]。版圖設(shè)計(jì)是實(shí)現(xiàn)集成電路制造的必不可少的環(huán)節(jié)，它不僅關(guān)系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設(shè)計(jì)是集成電路從設(shè)計(jì)走向制造的橋梁。

2.3 集成電路版圖實(shí)現(xiàn)方法

集成電路版圖實(shí)現(xiàn)方法可以分為全定制（Full-Custom）設(shè)計(jì)和半定制（Semi-Custom）設(shè)計(jì)[4]。半定制設(shè)計(jì)方法包括門陣列設(shè)計(jì)方法、門海設(shè)計(jì)方法、標(biāo)準(zhǔn)單元設(shè)計(jì)方法、積木塊設(shè)計(jì)方法及可編程邏輯器件設(shè)計(jì)方法等。全定制設(shè)計(jì)方法是利用人機(jī)交互圖形系統(tǒng)，由版圖設(shè)計(jì)人員從每一個(gè)半導(dǎo)體器件的圖形、尺寸開始設(shè)計(jì)，直至整個(gè)版圖的布局和布線。全定制設(shè)計(jì)的特點(diǎn)是針對每一個(gè)元件進(jìn)行電路參數(shù)和版圖參數(shù)的優(yōu)化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產(chǎn)成本。隨著設(shè)計(jì)自動(dòng)化的不斷進(jìn)步，全定制設(shè)計(jì)所占比例逐年下降[5]。

3九天EDA系統(tǒng)簡介

華大電子推廣的應(yīng)用的九天EDA系統(tǒng)是我國自主研發(fā)的大規(guī)模集成電路設(shè)計(jì)EDA工具，與國際上主流EDA系統(tǒng)兼容，支持百萬門級的集成電路設(shè)計(jì)規(guī)模，可進(jìn)行國際通用的標(biāo)準(zhǔn)數(shù)據(jù)格式轉(zhuǎn)換，它已經(jīng)在商業(yè)化的集成電路設(shè)計(jì)公司以及東南大學(xué)等國內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計(jì)中發(fā)揮了作用，成功開發(fā)出了許多實(shí)用的集成電路芯片[6]。其主要包括下面幾個(gè)部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進(jìn)行EDIF格式轉(zhuǎn)換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時(shí)能夠支持百萬門規(guī)模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗(yàn)證工具它可以進(jìn)行幾何設(shè)計(jì)規(guī)則檢查（DRC） 、電學(xué)規(guī)則檢查（ ERC） 及邏輯圖網(wǎng)表和版圖網(wǎng)表比較（LVS）等。

版圖設(shè)計(jì)用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設(shè)計(jì)規(guī)則檢查能力，并提供標(biāo)準(zhǔn)數(shù)據(jù)寫出接口。其設(shè)計(jì)流程如圖1所示[8]，

4設(shè)計(jì)實(shí)例

任何一個(gè)CMOS數(shù)字電路系統(tǒng)都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設(shè)計(jì)是基于晶體管級的電路圖設(shè)計(jì)的。因而在版圖設(shè)計(jì)中，主要涉及到如何設(shè)計(jì)掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個(gè)用于數(shù)據(jù)采集的D觸發(fā)器為例進(jìn)行設(shè)計(jì)。

4.1 D觸發(fā)器電路圖及工作原理

D觸發(fā)器電路圖，如圖2所示，此電路圖是通過九天EDA系統(tǒng)工具的ZSE模塊構(gòu)建的，其基本工作原理是：首先設(shè)置CLB=1。當(dāng)時(shí)鐘信號CLK=0時(shí)，DATA信號通過導(dǎo)通的TG1進(jìn)入主寄存器單元，從寄存器由于TG4的導(dǎo)通而形成閉合環(huán)路，鎖存原來的信號，維持輸出信號不變。當(dāng)CLK從0跳變到1時(shí)，主寄存器單元由于TG2的導(dǎo)通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個(gè)信號同時(shí)又通過TG3經(jīng)一個(gè)與非門和一個(gè)反相器到達(dá)Q端輸出。當(dāng)CLK再從1跳變到0時(shí)，D觸發(fā)器又進(jìn)入輸入信號并鎖存原來的輸出狀態(tài)。對于記憶單元有時(shí)必須進(jìn)行設(shè)置，電路中的CLB信號就擔(dān)當(dāng)了觸發(fā)器置0 的任務(wù)。當(dāng)CLB=0時(shí)，兩個(gè)與非門的輸出被強(qiáng)制置到1，不論時(shí)鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發(fā)器子單元版圖設(shè)計(jì)

圖2所示的D觸發(fā)器由五個(gè)反相器、兩個(gè)與非門、兩個(gè)傳輸門和兩個(gè)鐘控反相器組成。選擇適當(dāng)?shù)倪壿嬮T單元版圖，用這些單元模塊構(gòu)成D觸發(fā)器。

對于全定制的集成電路版圖設(shè)計(jì)，需要工作平臺，包括設(shè)計(jì)硬件、設(shè)計(jì)使用的EDA軟件以及版圖設(shè)計(jì)的工藝文件和規(guī)則文件。此D觸發(fā)器的設(shè)計(jì)硬件是一臺SUN Ultra10工作站，設(shè)計(jì)軟件是九天EDA系統(tǒng)，采用0.6um硅柵CMOS工藝。

CMOS反相器是數(shù)字電路中最基本單元，由一對互補(bǔ)的MOS管組成。上面為PMOS管（負(fù)載管），下面為NMOS管（驅(qū)動(dòng)管）。由反相器電路的邏輯“非”功能可以擴(kuò)展出“與非”、“或非”等基本邏輯電路，進(jìn)而得到各種組合邏輯電路和時(shí)序邏輯電路。

在電路圖中，各器件端點(diǎn)之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設(shè)計(jì)，必須關(guān)心不同連線層之間物理上的相互關(guān)系。在硅CMOS工藝中，不能把N型和 P型擴(kuò)散區(qū)直接連接。因此，在物理結(jié)構(gòu)上必須有一種實(shí)現(xiàn)簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個(gè)接觸孔。這條連線通常采用金屬線。可得如圖3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設(shè)計(jì)工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發(fā)器版圖設(shè)計(jì)

先建立一個(gè)名為DFF的庫，然后把建立的各個(gè)單元版圖保存在DFF庫中，同時(shí)在庫中建立名為dff的新單元。調(diào)用各子單元，并進(jìn)行相應(yīng)D觸發(fā)器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進(jìn)行連接布線。接觸孔是用來連接有源區(qū)和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設(shè)計(jì)完成后，再利用版圖驗(yàn)證工具ZeniVERI對該版圖進(jìn)行了版圖驗(yàn)證。最后，經(jīng)過驗(yàn)證后D觸發(fā)器的版圖如圖5所示。

5結(jié)語

在分析CMOS 0.6um設(shè)計(jì)規(guī)則和工藝文件后，采用九天EDA系統(tǒng)，以D觸發(fā)器為例進(jìn)行了版圖設(shè)計(jì)。實(shí)踐表明，九天EDA系統(tǒng)工具具有很好的界面和處理能力。該版圖已用于相關(guān)芯片的設(shè)計(jì)中，設(shè)計(jì)的D觸發(fā)器完全符合設(shè)計(jì)要求。

參考文獻(xiàn)

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設(shè)計(jì)方法與實(shí)例[J]. 現(xiàn)代電子技術(shù), 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動(dòng)布局布線及驗(yàn)證研究[J]. 微處理機(jī), 2008,1:3132.

[4] 王志功, 景為平. 集成電路設(shè)計(jì)技術(shù)與工具[M]. 南京:東南大學(xué)出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數(shù)字集成電路――電路、系統(tǒng)與設(shè)計(jì)（第二版）[M], 北京:電子工業(yè)出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實(shí)驗(yàn)教學(xué)研究[J]. 實(shí)驗(yàn)科學(xué)與技術(shù), 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統(tǒng)的集成電路版圖設(shè)計(jì)[J]. 南通工學(xué)院學(xué)報(bào)（自然科學(xué)版） , 2004, 3 （4）:101-103.

篇9

關(guān)鍵詞:低功耗;SoC;CMOS;功耗估計(jì);

The Application of Low-Power Methods in SoC Design

Abstract: SOC design occupies an important position in IC design market. The low-power design is an important part in SoC design process. This paper firstly gives a comprehensive analysis of the composed of CMOS circuit power consumption and the related theory of power estimation, then analyzes the SoC low-power design theory of various design levels in detail.

Keywords: low-power,SoC,CMOS,power estimation

1引言

隨著工藝水平的不斷發(fā)展,集成電路設(shè)計(jì)已經(jīng)進(jìn)入超深亞微米(Deep Sub-Micron,DSM)和納米的SoC時(shí)代,設(shè)計(jì)規(guī)模越來越大,單一SoC芯片的集成度已經(jīng)達(dá)到了上億門。在之前的集成電路設(shè)計(jì)中,設(shè)計(jì)者首要關(guān)心的芯片性能往往是面積與速度,然后才是功耗。到了深亞微米階段,功耗設(shè)計(jì)在芯片設(shè)計(jì)中所占的比重開始上升到與面積和速度同等重要的程度,設(shè)計(jì)人員需從功耗、性能和成本三者之間取得折衷。據(jù)統(tǒng)計(jì)數(shù)據(jù)分析,目前市場上的一些功能強(qiáng)大的微處理器芯片功耗可達(dá)100-150 W,平均功耗密度可達(dá)50-75 W/cm2。而芯片上某些熱點(diǎn)(hot spots)的功耗更是數(shù)倍于這一數(shù)值。功耗問題的重要性在便攜式數(shù)碼產(chǎn)品芯片的設(shè)計(jì)中顯現(xiàn)的尤為突出。便攜式產(chǎn)品要求重量輕、電池續(xù)航時(shí)間長,而電池技術(shù)發(fā)展不能跟上這一要求,這就間接使芯片的低功耗設(shè)計(jì)面臨更嚴(yán)峻的挑戰(zhàn)。

2集成電路功耗組成

對SoC芯片進(jìn)行低功耗設(shè)計(jì),首先必須從各個(gè)方面弄清集成電路的功耗組成,然后采用適當(dāng)?shù)姆椒?有針對性地對設(shè)計(jì)從系統(tǒng)方案到物理版圖各個(gè)設(shè)計(jì)階段進(jìn)行低功耗分析。由于在當(dāng)前芯片設(shè)計(jì)制造中,CMOS電路仍然占據(jù)主要位置,以下將從CMOS電路的特點(diǎn)入手討論數(shù)字集成電路的功耗組成。

2.1 功耗組成

SoC中的功耗大致可分為三個(gè)部分,即處理器功耗、通訊功耗以及存儲器功耗。處理器功耗和通訊功耗又可統(tǒng)稱為邏輯電路功耗。

CMOS邏輯電路功耗主要有兩部分組成,即動(dòng)態(tài)功耗與靜態(tài)功耗。動(dòng)態(tài)功耗是指當(dāng)芯片處于激活(active)狀態(tài)時(shí),也即信號發(fā)生跳變時(shí)的功耗;靜態(tài)功耗是指芯片處于未激活狀態(tài)或者說沒有信號的跳變時(shí)的功耗。

2.2 動(dòng)態(tài)功耗

在CMOS電路中,動(dòng)態(tài)功耗主要由交流開關(guān)功耗和直流開關(guān)功耗兩部分組成。交流開關(guān)功耗又稱為負(fù)載電容功耗,是指電路對負(fù)載電容充放電形成電流所引起的功耗;直流開關(guān)功耗又稱短路功耗,是指輸出電壓變化時(shí)由PMOS管和NMOS管在同一時(shí)間導(dǎo)通產(chǎn)生的瞬態(tài)電流所引起的功耗。

2.2.1 交流開關(guān)功耗

交流開關(guān)功耗由門的輸出電容充放電形成,是CMOS電路動(dòng)態(tài)功耗的首要來源。以CMOS反相器為例,設(shè)電源電壓為Vdd,輸出端負(fù)載電容為CL。當(dāng)輸入信號電平分別由高向低或由低向高轉(zhuǎn)換時(shí),對應(yīng)輸出端情況分別為Vdd對電容CL的充放電,從而形成了交流開關(guān)功耗,如圖1所示。交流開關(guān)功耗表示如下。

PD =αCLfVdd2

式中,α為節(jié)點(diǎn)的翻轉(zhuǎn)概率,f為電路時(shí)鐘頻率。

2.2.2 直流開關(guān)功耗

由于在實(shí)際電路中,輸入信號的跳變過程總是需要一定的時(shí)間,因此當(dāng)輸入電壓落到VTn和Vdd-|VTp|的區(qū)間內(nèi)時(shí)(VTn和VTp 分別為NMOS管和PMOS管的閾值電壓),兩管會同時(shí)處于導(dǎo)通狀態(tài),從而在電源與地之間產(chǎn)生了一條電流通路。由此短路電流產(chǎn)生的功耗就叫做直流開關(guān)功耗,也稱為短路功耗,如圖2所示。

2.3 靜態(tài)功耗

靜態(tài)功耗主要是指泄漏電流所引起的功耗,又稱泄漏功耗。CMOS電路中主要存在有四種泄漏電流:亞閾值泄漏電流(IDS)、柵泄漏電流(IGATE)、門柵感應(yīng)漏極泄漏電流(IGIDL)以及反偏結(jié)泄漏電流(IREV)。芯片的靜態(tài)功耗就是由總的泄漏電流引起的功耗之和。可表示為:

Pleakage =Vdd*(IDS +IGATE +IGIDL +IREV)

短路功耗和靜態(tài)泄漏功耗在深亞微米工藝下占總功耗的比例很小,基本達(dá)到可以忽略的程度,此時(shí)開關(guān)功耗是主要因素。然而,隨著工藝技術(shù)發(fā)展到納米工藝水平時(shí),泄漏電流造成的功耗將會大大地增加,在某些65 nm工藝中,泄漏電流大小已經(jīng)達(dá)到接近動(dòng)態(tài)電流的水平。

2.4 存儲器功耗

存儲器是SoC系統(tǒng)的重要組成部分。隨著視頻、音頻等多媒體芯片上存儲應(yīng)用的迅速發(fā)展,存儲系統(tǒng)功耗日益增加,已經(jīng)成為SoC系統(tǒng)功耗的重要組成部分。由于在SoC系統(tǒng)設(shè)計(jì)中,要實(shí)現(xiàn)設(shè)計(jì)功能,往往需要對存儲器頻繁讀寫,這樣勢必會增加大量存儲器系統(tǒng)功耗,因此,需要研究可行的設(shè)計(jì)方案來降低由于存儲系統(tǒng)引起的功耗,以提高系統(tǒng)性能,保證系統(tǒng)能夠穩(wěn)定工作。

3低功耗設(shè)計(jì)方法及實(shí)現(xiàn)

在SoC芯片設(shè)計(jì)流程的各個(gè)階段都需要進(jìn)行低功耗設(shè)計(jì)的分析,并采用合適的方法進(jìn)行低功耗設(shè)計(jì)。根據(jù)集成電路的設(shè)計(jì)流程由高到低具體包括體系結(jié)構(gòu)級、電路級、寄存器傳輸(RTL)級以及門級與晶體管級設(shè)計(jì)。而在進(jìn)行低功耗設(shè)計(jì)之前,則首先要進(jìn)行功耗估計(jì),從整體了解設(shè)計(jì)的功耗信息以及把握功耗優(yōu)化的效果。

3.1 功耗估計(jì)技術(shù)

功耗估計(jì)技術(shù)是進(jìn)行系統(tǒng)芯片功耗優(yōu)化的重要環(huán)節(jié),設(shè)計(jì)過程中如果沒有對設(shè)計(jì)準(zhǔn)確迅速的功耗估計(jì),就無法把握所使用的功耗優(yōu)化技術(shù)的效果,低功耗設(shè)計(jì)也就無從談起。另外,通過功耗估計(jì)能盡早發(fā)現(xiàn)電路設(shè)計(jì)中存在的一些功耗問題,從而盡量避免可能出現(xiàn)的由功耗問題引起的重復(fù)設(shè)計(jì)。功耗估計(jì)的方法分為概率分析法和仿真分析法。

概率分析法可以快速估算功率,但精確度有限。目前使用較多的是基于矢量輸入的動(dòng)態(tài)仿真方法,即使用仿真工具利用綜合或是布局布線階段得到的門級網(wǎng)表進(jìn)行動(dòng)態(tài)仿真,得到電路的開關(guān)活動(dòng)性信息,再進(jìn)行反標(biāo),然后根據(jù)工藝庫的數(shù)據(jù)從而得到具體功耗。利用動(dòng)態(tài)仿真方法進(jìn)行功耗分析的關(guān)鍵因素有兩個(gè):一是要能夠提供合適的輸入信號矢量;二是需要足夠長的時(shí)間進(jìn)行動(dòng)態(tài)仿真以確保其覆蓋率。

3.2 體系結(jié)構(gòu)級設(shè)計(jì)

進(jìn)行體系結(jié)構(gòu)設(shè)計(jì)時(shí),首先可以利用并行處理的技術(shù),在不影響電路基本工作性能的基礎(chǔ)上盡量降低其工作頻率,從而大大降低功耗。其次,流水線技術(shù)也是降低功耗的重要途徑之一。其核心思想就是將系統(tǒng)中相同或者相似的一系列操作通過時(shí)間上串行,空間上并行的方式實(shí)現(xiàn),其時(shí)空圖如圖3所示。

本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文

圖中以五級流水線為例,運(yùn)算總共分成完成時(shí)間近似相等的五個(gè)步驟,和之前相比,路徑長度縮短為原來的,這樣,在一個(gè)時(shí)鐘周期t內(nèi),充放電電容變?yōu)樵瓉淼摹Ｒ虼?在相同的電路速度下,可以采用較低的電源電壓來驅(qū)動(dòng)系統(tǒng)工作,從而降低了系統(tǒng)功耗。

3.3 電路級設(shè)計(jì)

通常在SoC電路設(shè)計(jì)中往往會包含較多的總線,而總線一般都會給電路帶來長連線、大電阻和大負(fù)載等效應(yīng)。由此引起的功耗約占總功耗的15%～20%以至更高,因此電路總線的低功耗設(shè)計(jì)技術(shù)也成為SoC設(shè)計(jì)重點(diǎn)考慮的問題之一。目前比較成熟的總線低功耗設(shè)計(jì)技術(shù)是減擺幅設(shè)計(jì)Vswing 。定義輸出電壓高電平為,那么跳變功耗表示如下:

Ps =AVCVswing f

由此可見,降低Vswing 可以達(dá)到降低功耗的目的。

另外,電荷再循環(huán)總線結(jié)構(gòu)(Charge Recycling Bus)是另外一種降低總線功耗的技術(shù),它把整個(gè)電勢差分成幾等份,利用總線各數(shù)據(jù)位電容上存儲的電荷電勢的變化來傳輸數(shù)據(jù),其本質(zhì)上也是利用了減擺幅技術(shù)。

3.4 RTL級設(shè)計(jì)

3.4.1門控時(shí)鐘設(shè)計(jì)

門控時(shí)鐘是一種應(yīng)用較為廣泛的低功耗設(shè)計(jì)技術(shù)。它是通過減少電路中冗余狀態(tài)翻轉(zhuǎn),即讓一些暫時(shí)不工作的單元處于非觸發(fā)狀態(tài),當(dāng)需要這些單元工作時(shí),再用使能信號進(jìn)行觸發(fā)。借助門控時(shí)鐘插入技術(shù)可以減小由于不必要的時(shí)鐘跳變而產(chǎn)生的動(dòng)態(tài)功耗。如圖4所示,使用控制信號en來完成門控。門控后的時(shí)鐘信號gclk送到寄存器中。這樣,當(dāng)en為“0”時(shí),該時(shí)鐘被關(guān)掉;en為“1”時(shí),clk被傳送給gclk,寄存器正常工作。

在實(shí)際的設(shè)計(jì)過程中,可以借助DC中Power Compiler工具中的相關(guān)命令,實(shí)現(xiàn)門控單元的插入。

3.4.2 操作數(shù)隔離

操作數(shù)隔離主要是針對系統(tǒng)中的算術(shù)、邏輯運(yùn)算模塊進(jìn)行低功耗設(shè)計(jì),其核心思想是增加額外的數(shù)據(jù)選擇器,通過控制選擇器的使能端,在不需要進(jìn)行算術(shù)以及邏輯運(yùn)算時(shí),使這些模塊的輸入保持為“0”,從而不讓操作數(shù)進(jìn)來,輸出結(jié)果不會翻轉(zhuǎn);而如果需要進(jìn)行這方面的運(yùn)算時(shí),再將它們打開。

如圖5所示為利用操作數(shù)隔離設(shè)計(jì)一個(gè)簡單加法器的例子。當(dāng)系統(tǒng)不需要加法運(yùn)算的時(shí)候,adder_en信號為“0”,則加法器的兩個(gè)輸入端都保持“0”,其輸出不會發(fā)生任何翻轉(zhuǎn),不會產(chǎn)生動(dòng)態(tài)功耗,而如果需要進(jìn)行加法運(yùn)算時(shí),adder_en變成“1”,數(shù)據(jù)端a,b信號被送入加法器進(jìn)行加法運(yùn)算。

3.4.3 存儲器分塊訪問

一個(gè)系統(tǒng)中往往需要引入片上存儲器,用來存儲特定的指令集或運(yùn)算的中間結(jié)果,而片上存儲器的加入則會引起功耗的增加。如前所述,SoC設(shè)計(jì)中存儲器帶來的功耗已經(jīng)越來越不容忽視,必須采用適當(dāng)?shù)脑O(shè)計(jì)方法降低存儲器的功耗。

存儲器分塊訪問方法是指根據(jù)電路中存儲器的工作情況,將系統(tǒng)所需要的一定容量的存儲器分成相同容量大小的兩塊或多塊,然后通過適當(dāng)?shù)钠x譯碼實(shí)時(shí)決定哪片存儲器處于工作狀態(tài)。當(dāng)然,利用這一方法降低功耗的同時(shí)也會不可避免的增加芯片的面積,因此設(shè)計(jì)中要權(quán)衡考慮。

3.5 門級與晶體管級設(shè)計(jì)

門級與晶體管級是在芯片功耗、性能之間進(jìn)行折中的最直接的設(shè)計(jì)層次。在門級設(shè)計(jì)階段,主要方法是將節(jié)點(diǎn)翻轉(zhuǎn)率比較高的邏輯門合并到復(fù)雜的門電路中,從而降低節(jié)點(diǎn)的等效電容,以達(dá)到降低功耗的目的。另外,邏輯門驅(qū)動(dòng)能力大小的選擇也會影響到功耗,一般盡量選擇節(jié)點(diǎn)電容較小的邏輯門以降低功耗,但這樣做也可能會對電路的時(shí)序產(chǎn)生相應(yīng)影響。

晶體管級設(shè)計(jì)階段,一般采取先進(jìn)的制造工藝來降低功耗。比如,采用更小的晶體管特征尺寸使電路負(fù)載電容減小,從而使電路的開關(guān)功耗隨之減小。另外還可以采用低閾值電壓器件降低功耗,由于高閾值電壓可以有效地減少電路的亞閾值漏電流功耗,減小閾值電壓會導(dǎo)致靜態(tài)功耗呈指數(shù)級增加。因此,可以在電路的非關(guān)鍵路徑上采用高閾值電壓的邏輯器件,在關(guān)鍵路徑上采用低閾值電壓器件以取得電路性能和功耗的折中。

4 總結(jié)

隨著工藝的發(fā)展,芯片集成度的規(guī)模與日俱增,單一SoC芯片的功耗也逐漸達(dá)到讓人難以接受的

(下轉(zhuǎn)第46頁)

程度。功耗問題在深亞微米及納米工藝條件下系統(tǒng)設(shè)計(jì)中的瓶頸效應(yīng)日益加劇,低功耗設(shè)計(jì)也成為新一代SoC設(shè)計(jì)方法學(xué)的重要內(nèi)容。低功耗設(shè)計(jì)貫穿于SoC設(shè)計(jì)的各個(gè)層次中,從最頂層的體系架構(gòu)設(shè)計(jì)到最底層的晶體管級設(shè)計(jì),都有低功耗設(shè)計(jì)思想的體現(xiàn)。

參考文獻(xiàn)

[1] Keating M, Flynn D, Aitken R,et al. Low power Methodology Manual for System-on-Chip Design [M]. NewYork: Springer, 2007: 34-38.

[2] Emnett F, Biegel M. Power Reduction Through RTL Clock Gating [R]. SNUG Conference, San Jose, 1999.

[3] Mehra R, Rabaey J. Behavioral Level Power Estimation and Exploration. In Proc. Int. Workshop Low Power Design, Napa Valley, CA, Apr. 1994, Piscataway, NJ, IEEE press 1994: 197-202.

[4] Rabaey J M. Low Power Design Essentials [M]. NewYork: Springer, 2009: 55-58

篇10

關(guān)鍵詞：EDA；數(shù)字電路課程設(shè)計(jì)；多功能數(shù)字鐘

1.EDA技術(shù)[1]

EDA技術(shù)即電子設(shè)計(jì)自動(dòng)化技術(shù)，英文全稱Electronic Design Automation，它是以功能強(qiáng)大的計(jì)算機(jī)為工具，在EDA軟件平臺上，對以硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)完成邏輯編譯、簡化、分割、綜合、布局布線及邏輯優(yōu)化、仿真測試的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。

利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：

（1）用軟件的方式設(shè)計(jì)硬件，且用軟件的方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由相關(guān)的開發(fā)軟件自動(dòng)完成的；

（2）設(shè)計(jì)過程可用相關(guān)軟件進(jìn)行各種仿真；

（3）系統(tǒng)可現(xiàn)場編程，在線升級；

（4）整個(gè)系統(tǒng)可以集成在一個(gè)芯片上，具有體積小、功耗低及可靠性高的特點(diǎn)。

2.用EDA技術(shù)改進(jìn)數(shù)字電路課程設(shè)計(jì)的必要性

數(shù)字電路課程設(shè)計(jì)是建立在數(shù)字電子技術(shù)基礎(chǔ)上的一門綜合實(shí)踐性課程[2]，有利于培養(yǎng)學(xué)生的系統(tǒng)綜合能力和創(chuàng)新能力，對提高辦學(xué)檔次，滿足社會對高素質(zhì)人才的需求，培養(yǎng)學(xué)生對未來社會的適應(yīng)能力都是受益匪淺的。通過這一課程的學(xué)習(xí)，學(xué)生能夠熟練地利用EDA技術(shù)掌握較復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)方法，進(jìn)一步增強(qiáng)學(xué)生分析問題、解決問題的能力，充分挖崛和激發(fā)學(xué)生的創(chuàng)新潛能。

目前在數(shù)字電路實(shí)踐教學(xué)中，大部分學(xué)校仍然采用中小規(guī)模的集成電路來實(shí)現(xiàn)設(shè)計(jì)功能，當(dāng)設(shè)計(jì)的系統(tǒng)比較復(fù)雜，需要多個(gè)集成芯片和大量連線時(shí)，就增加了設(shè)計(jì)電路板的難度和故障調(diào)試難度，延長了設(shè)計(jì)周期，降低了學(xué)生的學(xué)習(xí)興趣；同時(shí)，常用中小規(guī)模集成芯片的大量重復(fù)使用也大大增加了設(shè)計(jì)成本；因此，在數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)，采用當(dāng)前國際先進(jìn)的設(shè)計(jì)方法和理念，改革傳統(tǒng)的課程設(shè)計(jì)方法，已經(jīng)成為一種趨勢[3]。用中小規(guī)模集成電路設(shè)計(jì)的數(shù)字系統(tǒng)存在以上諸多缺點(diǎn)，而運(yùn)用EDA技術(shù)、可編程邏輯器件設(shè)計(jì)數(shù)字系統(tǒng)就成為行之有效的方法。這種設(shè)計(jì)方法從系統(tǒng)總體要求出發(fā)，自上而下地將設(shè)計(jì)細(xì)化，將功能具體化、模塊化；直到最低層的模塊適合用硬件描述語言或原理圖描述為止，最后形成數(shù)字系統(tǒng)的頂層文件；再經(jīng)EDA軟件的自動(dòng)處理而完成設(shè)計(jì)。

QuartusII是Altera公司的第四代EDA開發(fā)軟件，此軟件提供了一種與結(jié)構(gòu)無關(guān)的全集成化環(huán)境，將設(shè)計(jì)、綜合、布局和布線、系統(tǒng)的驗(yàn)證都整合到一個(gè)無縫的環(huán)境中，使設(shè)計(jì)者能方便地對Altera公司的PLD系列產(chǎn)品進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。是應(yīng)用廣泛的EDA開發(fā)軟件之一。CPLD/FPGA通稱為可編程邏輯器件，其中FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程邏輯器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。目前，QuartusII開發(fā)軟件和CPLD/FPGA器件作為EDA開發(fā)工具被越來越廣泛的應(yīng)用到大型數(shù)字系統(tǒng)的設(shè)計(jì)中。

3. EDA技術(shù)在數(shù)字電路課程設(shè)計(jì)中的應(yīng)用

多功能數(shù)字電子鐘的設(shè)計(jì)是數(shù)字電路設(shè)計(jì)中的一個(gè)典型應(yīng)用，用中小規(guī)模集成電路實(shí)現(xiàn)時(shí)，用到的器件較多，連線比較復(fù)雜，可靠性差。下面就以基于ALTERA公司的FPGA器件CycloneII240C8芯片和QuartusII9.0EDA開發(fā)系統(tǒng)進(jìn)行多功能數(shù)字鐘的設(shè)計(jì)為例來介紹數(shù)字電路系統(tǒng)的一般設(shè)計(jì)方法。運(yùn)用此種方法進(jìn)行課程設(shè)計(jì)時(shí)，需要先掌握QuartusII軟件開發(fā)環(huán)境的使用和硬件描述語言VHDL語言的編程，掌握相關(guān)CPLD/FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)的使用。

（一）數(shù)字鐘的設(shè)計(jì)要求

（1）具有時(shí)，分，秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)時(shí)，由6個(gè)7段共陰極數(shù)碼管顯示；

（2）能夠通過手動(dòng)按鍵實(shí)現(xiàn)清零和調(diào)節(jié)小時(shí)、分鐘功能；

（3）具有整點(diǎn)報(bào)時(shí)功能，當(dāng)時(shí)鐘計(jì)數(shù)為59’51”、59’53”、59’55”、59’57”時(shí)，揚(yáng)聲器發(fā)出頻率為1024Hz的聲音，在59’59”即到整點(diǎn)時(shí)，揚(yáng)聲器發(fā)出最后一聲整點(diǎn)報(bào)時(shí)，頻率為4096Hz。

（4）用VHDL語言來完成上述電路功能的軟件設(shè)計(jì)和軟件仿真，仿真結(jié)果正確后，在實(shí)驗(yàn)系統(tǒng)上進(jìn)行由硬件電路的下載和調(diào)試。

（二）數(shù)字鐘的設(shè)計(jì)方案

多功能數(shù)字鐘電路的系統(tǒng)結(jié)構(gòu)框圖如圖1所示，由系統(tǒng)時(shí)鐘、控制電路、秒計(jì)數(shù)器、分計(jì)數(shù)器、小時(shí)計(jì)數(shù)器、譯碼器、顯示器和揚(yáng)聲器組成；控制電路負(fù)責(zé)控制計(jì)數(shù)器計(jì)時(shí)、校時(shí)和揚(yáng)聲器報(bào)時(shí)，譯碼器將各計(jì)數(shù)器輸出的BCD碼計(jì)數(shù)值轉(zhuǎn)換成七段碼送到顯示器，顯示器顯示時(shí)、分、秒計(jì)時(shí)結(jié)果。

介于所使用的實(shí)驗(yàn)系統(tǒng)中有現(xiàn)成的譯碼器和顯示器部分硬件電路，故只對圖1所示控制電路和時(shí)、分、秒計(jì)數(shù)器模塊進(jìn)行軟件設(shè)計(jì)，由VHDL語言編寫源代碼來實(shí)現(xiàn)。

（三）數(shù)字鐘的實(shí)現(xiàn)

在設(shè)計(jì)過程中采用層次化設(shè)計(jì)方法進(jìn)行設(shè)計(jì)，編寫源程序，為了簡化設(shè)計(jì)把控制計(jì)時(shí)和調(diào)時(shí)部分功能放到計(jì)數(shù)模塊中，報(bào)時(shí)部分專門用一個(gè)模塊，故將數(shù)字鐘的實(shí)現(xiàn)分成秒、分、時(shí)三個(gè)計(jì)數(shù)模塊和一個(gè)報(bào)時(shí)模塊構(gòu)成，報(bào)時(shí)模塊同時(shí)完成對報(bào)時(shí)輸入信號的分頻。

通過系統(tǒng)分析論證后，在QuartusII9.0環(huán)境下，用VHDL硬件編程語言編寫數(shù)字鐘的報(bào)時(shí)模塊、秒計(jì)數(shù)模塊、分計(jì)數(shù)模塊和時(shí)計(jì)數(shù)模塊源代碼，即分別對應(yīng)alert.vhd、second.vhd、minute.vhd、hour.vhd文本文件，對這四個(gè)模塊分別進(jìn)行編譯、綜合和仿真測試無誤后，生成這四個(gè)模塊的符號圖，最后通過原理圖連接的方式把以上各模塊生成的圖形符號連在一起形成頂層的原理圖，實(shí)現(xiàn)多功能的數(shù)字鐘。下面給出通過原理圖的形式所設(shè)計(jì)的頂層原理圖如圖2所示，頂層設(shè)計(jì)文件為clock.bdf，頂層實(shí)體圖如圖3所示，當(dāng)然也可以通過元件例化語句來生成頂層實(shí)體。

（四）功能仿真與下載

以上各個(gè)模塊設(shè)計(jì)好以后，都可以利用軟件進(jìn)行仿真，得到正確的功能仿真結(jié)果后，在頂層的設(shè)計(jì)中調(diào)用各功能模塊，完成頂層原理圖或?qū)嶓w的設(shè)計(jì)，最后針對頂層的實(shí)體再進(jìn)行功能仿真，仿真結(jié)果如圖4所示，從仿真結(jié)果的部分截圖中可以得到該數(shù)字鐘能夠?qū)崿F(xiàn)正常計(jì)時(shí)的功能。

仿真正確后，選定好所選用的實(shí)驗(yàn)系統(tǒng)的配置芯片，鎖定引腳，完成引腳配置，重新進(jìn)行編譯綜合后，即可生成下載文件clock.sof，將此文件下載到選定的目標(biāo)芯片，接上器件，完成整個(gè)系統(tǒng)的設(shè)計(jì)。經(jīng)過在杭州康芯電子有限公司生產(chǎn)的GW48EDA/SOPC實(shí)驗(yàn)開發(fā)系統(tǒng)下載驗(yàn)證，該設(shè)計(jì)完全符合數(shù)字鐘的功能要求。

4.結(jié)束語

通過將EDA技術(shù)應(yīng)用于數(shù)字電路課程設(shè)計(jì)提升了學(xué)生對數(shù)字電路的認(rèn)識，在設(shè)計(jì)過程中可以預(yù)先進(jìn)行仿真，仿真有誤可以修改設(shè)計(jì)，在這個(gè)過程中不必搭接電路，做到有錯(cuò)就隨時(shí)修改，不用擔(dān)心設(shè)計(jì)實(shí)驗(yàn)失敗的風(fēng)險(xiǎn)。通過EDA技術(shù)不僅可以很好地鍛煉學(xué)生的綜合設(shè)計(jì)開發(fā)能力和動(dòng)手能力，從而激發(fā)他們的學(xué)習(xí)興趣，還可以大大節(jié)約數(shù)字電路課程設(shè)計(jì)實(shí)驗(yàn)的成本，提高設(shè)計(jì)效率，培養(yǎng)了他們解決問題的綜合能力，因此，使用EDA技術(shù)必將是數(shù)字電路實(shí)踐課程改革的新動(dòng)向。

參考文獻(xiàn)

[1] 潘松，黃繼業(yè). EDA技術(shù)實(shí)用教程.北京：科學(xué)出版社，2010.