我們經(jīng)常聽(tīng)說(shuō)某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點(diǎn)以及優(yōu)越性呢?在本文中，作者將為你介紹幾個(gè)芯片封裝形式的特點(diǎn)和優(yōu)點(diǎn)。

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。

DIP封裝具有以下特點(diǎn)：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。

二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝

QFP封裝的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)模或超大型集成電路都采用這種封裝形式，其引腳數(shù)一般在100個(gè)以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來(lái)。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計(jì)好的相應(yīng)管腳的焊點(diǎn)。將芯片各腳對(duì)準(zhǔn)相應(yīng)的焊點(diǎn)，即可實(shí)現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專(zhuān)用工具是很難拆卸下來(lái)的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長(zhǎng)方形。

[摘要]封裝技術(shù)就是將內(nèi)存芯片包裹起來(lái)，以避免芯片與外界接觸，防止外界對(duì)芯片的損害的一種工藝技術(shù)。空氣中的雜質(zhì)和不良?xì)怏w，乃至水蒸氣都會(huì)腐蝕芯片上的精密電路，進(jìn)而造成電學(xué)性能下降。不同的封裝技術(shù)在制造工序和工藝方面差異很大，封裝后對(duì)內(nèi)存芯片自身性能的發(fā)揮也起到至關(guān)重要的作用。

[關(guān)鍵詞]芯片封裝技術(shù)技術(shù)特點(diǎn)

我們經(jīng)常聽(tīng)說(shuō)某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點(diǎn)以及優(yōu)越性呢?在本文中，作者將為你介紹幾個(gè)芯片封裝形式的特點(diǎn)和優(yōu)點(diǎn)。

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。

DIP封裝具有以下特點(diǎn)：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。

摘要：當(dāng)前多個(gè)全球衛(wèi)星導(dǎo)航系統(tǒng)（GNSS）信號(hào)的頻率及體制不同，傳統(tǒng)的基于超外差或低中頻架構(gòu)的無(wú)線接收機(jī)需要在模擬域通過(guò)復(fù)雜的模擬電路進(jìn)行下變頻、濾波、放大、模數(shù)轉(zhuǎn)換等信號(hào)處理，且需要多個(gè)模擬通道來(lái)處理多模信號(hào)，這給多模導(dǎo)航一體化SoC芯片的設(shè)計(jì)帶來(lái)了極大的挑戰(zhàn)。針對(duì)上述情況，文中基于模擬最小化、數(shù)字最大化的思想，通過(guò)芯片內(nèi)部集成高增益射頻放大器、低功耗的高速模數(shù)轉(zhuǎn)換器、低抖動(dòng)的時(shí)鐘鎖相環(huán)以及數(shù)字信號(hào)處理的基帶處理及CPU電路，創(chuàng)新性地提出一種基于軟件無(wú)線電架構(gòu)的多模導(dǎo)航SoC芯片。然后，進(jìn)行55nmCMOS工藝電路設(shè)計(jì)、版圖設(shè)計(jì)、仿真及硅流片驗(yàn)證。測(cè)試結(jié)果表明，文中的SoC芯片具備多模導(dǎo)航功能，定位精度可達(dá)到2.5m，授時(shí)精度為55.9ns，測(cè)速精度為0.06m/s，功耗為81mW，芯片面積大小為6230μm×4480μm。所提出的多模導(dǎo)航SoC芯片與市場(chǎng)主流產(chǎn)品性能相當(dāng)，可滿(mǎn)足導(dǎo)航系統(tǒng)需求。

關(guān)鍵詞：SoC芯片；多模導(dǎo)航；軟件無(wú)線電架構(gòu)；GNSS；無(wú)線接收機(jī)；信號(hào)處理；仿真驗(yàn)證

隨著集成電路技術(shù)的快速發(fā)展，導(dǎo)航系統(tǒng)終端經(jīng)歷了從第一代的分立器件及模塊為主的多芯片設(shè)計(jì)到第二代的導(dǎo)航射頻前端芯片和數(shù)字基帶處理芯片為主的兩片系統(tǒng)設(shè)計(jì)，目前已經(jīng)演變成第三代基于導(dǎo)航SoC芯片的單芯片系統(tǒng)設(shè)計(jì)[1?4]。單芯片導(dǎo)航SoC芯片內(nèi)部集成了導(dǎo)航射頻前端模擬電路模塊、大規(guī)模的數(shù)字基帶處理以及CPU處理器模塊。目前，大多數(shù)單芯片導(dǎo)航SoC芯片是基于超外差或低中頻的無(wú)線接收機(jī)架構(gòu)，通過(guò)在模擬域進(jìn)行混頻將接收的射頻導(dǎo)航信號(hào)轉(zhuǎn)換成中頻信號(hào)；然后經(jīng)過(guò)中頻濾波放大，進(jìn)而通過(guò)模/數(shù)轉(zhuǎn)換器ADC將模擬中頻信號(hào)轉(zhuǎn)換成對(duì)應(yīng)的數(shù)字信號(hào)；從而進(jìn)入基帶處理電路及CPU在數(shù)字域進(jìn)行數(shù)字信號(hào)處理，得到期望的導(dǎo)航電文信息[5?7]。然而這種基于模擬域混頻完成頻率變換的導(dǎo)航SoC在期望滿(mǎn)足多模導(dǎo)航信號(hào)的接收時(shí)，往往需要多個(gè)模擬通道來(lái)完成不同模式的導(dǎo)航信號(hào)模擬與轉(zhuǎn)換，非常不利于在單片集成。本文基于模擬電路最小化、數(shù)字電路最大化的設(shè)計(jì)思想，創(chuàng)新性地提出了一種基于軟件無(wú)線電架構(gòu)的多模導(dǎo)航SoC芯片架構(gòu)，通過(guò)低功耗高速模數(shù)轉(zhuǎn)換器直接對(duì)導(dǎo)航信號(hào)進(jìn)行射頻采樣量化轉(zhuǎn)換，在數(shù)字域完成頻率變換及信號(hào)處理。數(shù)字電路隨著集成電路工藝的進(jìn)步，面積和功耗可以不斷降低，由于內(nèi)部集成了寬帶的射頻放大器和高速ADC，可以對(duì)不同模式的導(dǎo)航信號(hào)全部進(jìn)行采樣量化轉(zhuǎn)換，實(shí)現(xiàn)了單個(gè)模擬通道完成多模導(dǎo)航信號(hào)的處理，從而實(shí)現(xiàn)了系統(tǒng)終端的最優(yōu)化設(shè)計(jì)。

1電路設(shè)計(jì)

1.1多模導(dǎo)航

SoC芯片的系統(tǒng)架構(gòu)設(shè)計(jì)如圖1所示，本文設(shè)計(jì)的高性能多模系統(tǒng)導(dǎo)航SoC芯片內(nèi)部集成高增益射頻放大器、低功耗高速ADC、鎖相環(huán)、數(shù)字下變頻、大規(guī)模的相關(guān)器、16個(gè)跟蹤環(huán)路、AMBA總線和外設(shè)等。外圍只需要搭載天線連接低噪聲放大器（LNA）、聲表射頻濾波器（SAW）、時(shí)鐘和電源，即可構(gòu)成多模導(dǎo)航系統(tǒng)終端，實(shí)現(xiàn)實(shí)時(shí)位置及時(shí)間信息的獲取[8]。圖1多模導(dǎo)航SoC芯片的系統(tǒng)架構(gòu)

[摘要]封裝技術(shù)就是將內(nèi)存芯片包裹起來(lái)，以避免芯片與外界接觸，防止外界對(duì)芯片的損害的一種工藝技術(shù)。空氣中的雜質(zhì)和不良?xì)怏w，乃至水蒸氣都會(huì)腐蝕芯片上的精密電路，進(jìn)而造成電學(xué)性能下降。不同的封裝技術(shù)在制造工序和工藝方面差異很大，封裝后對(duì)內(nèi)存芯片自身性能的發(fā)揮也起到至關(guān)重要的作用。

[關(guān)鍵詞]芯片封裝技術(shù)技術(shù)特點(diǎn)

我們經(jīng)常聽(tīng)說(shuō)某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點(diǎn)以及優(yōu)越性呢?在本文中，作者將為你介紹幾個(gè)芯片封裝形式的特點(diǎn)和優(yōu)點(diǎn)。

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。

DIP封裝具有以下特點(diǎn)：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。

內(nèi)容摘要：本文針對(duì)芯片生產(chǎn)活動(dòng)的特殊經(jīng)濟(jì)現(xiàn)象，以數(shù)學(xué)模型為基礎(chǔ)，研究芯片廠商的分級(jí)生產(chǎn)和動(dòng)態(tài)調(diào)整過(guò)程，以及約束條件下的利潤(rùn)最大化問(wèn)題，并進(jìn)一步考慮CPU和ChipSet的生產(chǎn)組合模式。試圖初步從生產(chǎn)者理論角度給予分析解釋。

關(guān)鍵詞：分級(jí)生產(chǎn)質(zhì)量控制成本控制定價(jià)模式生產(chǎn)組合模式

作者簡(jiǎn)介：周小康上海財(cái)經(jīng)大學(xué)經(jīng)濟(jì)學(xué)院00級(jí)經(jīng)濟(jì)學(xué)（基地班）

信息產(chǎn)業(yè)（IT）提供什么樣的產(chǎn)品？簡(jiǎn)言之，不外乎硬件（hardware）、軟件（software）和服務(wù)（service）[1]。在1970年代末、1980年代初信息產(chǎn)業(yè)雛形生成階段，IBM（國(guó)際商用機(jī)器公司）是最大的硬件提供商、最大的軟件提供商和最大的服務(wù)提供商。隨著時(shí)間的推移，信息產(chǎn)業(yè)開(kāi)始進(jìn)化，硬件、軟件和服務(wù)的提供商日益專(zhuān)門(mén)化，并且各自形成了相對(duì)獨(dú)立的市場(chǎng)。[2]各種半導(dǎo)體集成電路芯片是主要的硬件產(chǎn)品之一。我們選取目前最知名也是最大的半導(dǎo)體集成電路芯片提供商Intel作為分析對(duì)象，展開(kāi)面向芯片市場(chǎng)的生產(chǎn)者理論的研究。

一、Intel的分級(jí)生產(chǎn)過(guò)程

Intel生產(chǎn)多種半導(dǎo)體集成電路芯片，面向個(gè)人電腦（PC）的兩種主要產(chǎn)品是中央處理器（CPU）和芯片組（ChipSet），兩者是互補(bǔ)品。兩者都擁有完整的產(chǎn)品線，前者采取分級(jí)生產(chǎn)，后者不采取分級(jí)生產(chǎn)。Intel在生產(chǎn)80486處理器時(shí)首次引入分級(jí)生產(chǎn)，隨后該生產(chǎn)策略成為行業(yè)通行的慣例，也包括Intel最主要的競(jìng)爭(zhēng)對(duì)手AMD。

我們經(jīng)常聽(tīng)說(shuō)某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是是采用何種封裝形式呢？并且這些封裝形式又有什么樣的技術(shù)特點(diǎn)以及優(yōu)越性呢？那么就請(qǐng)看看下面的這篇文章，將為你介紹個(gè)中芯片封裝形式的特點(diǎn)和優(yōu)點(diǎn)。

一、DIP雙列直插式封裝

DIP(DualIn－linePackage)是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。

DIP封裝具有以下特點(diǎn)：

1.適合在PCB(印刷電路板)上穿孔焊接，操作方便。

2.芯片面積與封裝面積之間的比值較大，故體積也較大。

[摘要]封裝技術(shù)就是將內(nèi)存芯片包裹起來(lái)，以避免芯片與外界接觸，防止外界對(duì)芯片的損害的一種工藝技術(shù)。空氣中的雜質(zhì)和不良?xì)怏w，乃至水蒸氣都會(huì)腐蝕芯片上的精密電路，進(jìn)而造成電學(xué)性能下降。不同的封裝技術(shù)在制造工序和工藝方面差異很大，封裝后對(duì)內(nèi)存芯片自身性能的發(fā)揮也起到至關(guān)重要的作用。

[關(guān)鍵詞]芯片封裝技術(shù)技術(shù)特點(diǎn)

我們經(jīng)常聽(tīng)說(shuō)某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點(diǎn)以及優(yōu)越性呢?在本文中，作者將為你介紹幾個(gè)芯片封裝形式的特點(diǎn)和優(yōu)點(diǎn)。

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。

DIP封裝具有以下特點(diǎn)：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。

我們經(jīng)常聽(tīng)說(shuō)某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點(diǎn)以及優(yōu)越性呢?在本文中，作者將為你介紹幾個(gè)芯片封裝形式的特點(diǎn)和優(yōu)點(diǎn)。

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過(guò)100個(gè)。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞引腳。

DIP封裝具有以下特點(diǎn)：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。

二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝

QFP封裝的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)模或超大型集成電路都采用這種封裝形式，其引腳數(shù)一般在100個(gè)以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來(lái)。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計(jì)好的相應(yīng)管腳的焊點(diǎn)。將芯片各腳對(duì)準(zhǔn)相應(yīng)的焊點(diǎn)，即可實(shí)現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專(zhuān)用工具是很難拆卸下來(lái)的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長(zhǎng)方形。

1國(guó)內(nèi)外代工廠最新研究動(dòng)態(tài)

目前，國(guó)內(nèi)外有很多代工廠的產(chǎn)品和技術(shù)的更新速度極快，讓人們不得不對(duì)最新的發(fā)展進(jìn)行全面了解，進(jìn)而可以與時(shí)俱進(jìn)地進(jìn)行研究。下文是幾個(gè)比較大的代工廠相關(guān)技術(shù)的最新進(jìn)展。現(xiàn)在國(guó)內(nèi)外正致力于用標(biāo)準(zhǔn)工藝開(kāi)發(fā)更多的產(chǎn)品，一些業(yè)界領(lǐng)袖公司還開(kāi)發(fā)出了可完全用標(biāo)準(zhǔn)CMOS技術(shù)生產(chǎn)的微機(jī)電系統(tǒng)（Micro-Electro-MechanicalSystem，MEMS）產(chǎn)品。目前，akustica利用CMOS制造設(shè)施和MEMS代工廠生產(chǎn)出了基于MEMS的麥克風(fēng)芯片，該公司可以使用x-fab半導(dǎo)體公司工廠生產(chǎn)0.6μmCMOS晶片。臺(tái)積電早在2012年就開(kāi)始了14nm工藝的研發(fā)，并于2015年投入批量生產(chǎn)。使用450mm（18英寸）新晶圓來(lái)制造14nm工藝芯片，而不是當(dāng)時(shí)主流的300mm，這是由于更大尺寸的晶圓將有助于降低生產(chǎn)成本。技術(shù)的發(fā)展總是日新月異，有西班牙媒體報(bào)道稱(chēng)，臺(tái)積電計(jì)劃于5年后部署2nm技術(shù)的工廠，廠址擬定選在中國(guó)臺(tái)灣新竹。即將落戶(hù)在新竹的3nm研發(fā)廠房的環(huán)評(píng)也在近期得以順利通過(guò)，一旦環(huán)評(píng)大會(huì)的結(jié)論得以確認(rèn)，3nm晶圓的生產(chǎn)將會(huì)很快開(kāi)展，預(yù)計(jì)可以順利趕上量產(chǎn)時(shí)程。1.1深亞微米CMOS工藝。近幾年來(lái)，隨著集成電路生產(chǎn)工藝的不斷發(fā)展，CMOS集成電路的特征尺寸也隨著摩爾定律不斷減小。人們通常把特征尺寸－MOS管的柵長(zhǎng)在1~0.5µm的集成電路設(shè)計(jì)技術(shù)，稱(chēng)為亞微米設(shè)計(jì)[2]，而將0.5~0.1µm的集成電路設(shè)計(jì)稱(chēng)為深亞微米設(shè)計(jì)。中芯國(guó)際集成電路新技術(shù)研發(fā)（上海）有限公司由中芯國(guó)際控股，華為、imec，Qualcomm各占一定股比。目前以14nm先進(jìn)邏輯工藝研發(fā)為主。隨著深亞微米工藝的發(fā)展，CMOS制造工藝對(duì)設(shè)計(jì)的影響也越來(lái)越大。在0.18µm以前都可以忽略的工藝影響，在工藝一步步發(fā)展的情形下，制造工藝所帶來(lái)的影響變成了芯片設(shè)計(jì)中不可忽視的因素。中芯國(guó)際首席執(zhí)行官邱慈云表示：“經(jīng)過(guò)15年的努力經(jīng)營(yíng)和技術(shù)積累，中芯國(guó)際成為國(guó)內(nèi)規(guī)模最大的集成電路企業(yè)，有能力進(jìn)行14nm技術(shù)的量產(chǎn)”。1.2多項(xiàng)目晶圓服務(wù)。眾所周知，集成電路在過(guò)去50年的迅猛發(fā)展中，無(wú)論是在電路規(guī)模、制造工藝，還是產(chǎn)業(yè)結(jié)構(gòu)等方面都發(fā)生了重大變革，發(fā)展的速度更是可以用驚人來(lái)形容。多項(xiàng)目晶圓（MultiProjectWafer，MPW）的實(shí)質(zhì)是將多個(gè)相同工藝的集成電路設(shè)計(jì)放在同一圓片上流片，這樣按面積來(lái)分擔(dān)流片費(fèi)用，就可以降低研發(fā)成本和風(fēng)險(xiǎn)，從而降低中小集成電路設(shè)計(jì)企業(yè)在搞研發(fā)時(shí)的門(mén)檻，降低因單次實(shí)驗(yàn)流片失敗而造成的資源浪費(fèi)。由此看來(lái)，MPW加工服務(wù)可以降低培養(yǎng)人才的成本和進(jìn)行該領(lǐng)域科研工作的成本，也使得企業(yè)在科研持續(xù)性以及創(chuàng)新性上有著深遠(yuǎn)的意義。

2芯片設(shè)計(jì)流程

芯片設(shè)計(jì)絕不是可以一次性完成的簡(jiǎn)單工程，一般都需要經(jīng)過(guò)反復(fù)的優(yōu)化和修改才能滿(mǎn)足最終的設(shè)計(jì)指標(biāo)，例如芯片的速度、性能等。與一般超大規(guī)模數(shù)字集成電路采用自頂向下的設(shè)計(jì)方法不同，用于光接入網(wǎng)的發(fā)射和接收核心電路屬于高速模擬集成電路，必須采用全定制的設(shè)計(jì)方法，而無(wú)法使用半定制設(shè)計(jì)。首先，根據(jù)系統(tǒng)總體要求確定系統(tǒng)指標(biāo)，比如時(shí)間延遲、運(yùn)作速率、電源電壓、動(dòng)態(tài)范圍、誤差范圍、輸出擺幅、功耗等。在對(duì)系統(tǒng)各項(xiàng)指標(biāo)研究分析的基礎(chǔ)上再來(lái)確定系統(tǒng)各個(gè)部分的功能和電路結(jié)構(gòu)原理。根據(jù)各個(gè)部分的功能特點(diǎn)來(lái)確定所采用的工藝技術(shù)，不同需求應(yīng)選擇合適的工藝，并取得精確的器件模型參數(shù)。其次，電路的設(shè)計(jì)與仿真，借助仿真軟件如Aos，HsPice，smartspice等通用模擬電路仿真器（SimulationProgramWithIntegratedCircuitEmphasis，SPICE）工具，選取合適的器件參數(shù)進(jìn)行仿真，根據(jù)仿真的結(jié)果對(duì)電路性能進(jìn)行優(yōu)化[3]。優(yōu)化完成后就是芯片版圖的設(shè)計(jì)。版圖設(shè)計(jì)是在仿真完成后的電路幾何物理實(shí)現(xiàn)，版圖設(shè)計(jì)的好壞直接影響到芯片的最終性能。所以在版圖設(shè)計(jì)過(guò)程中需要進(jìn)行設(shè)計(jì)規(guī)則檢查、對(duì)每個(gè)小模塊都要進(jìn)行檢測(cè)，如版圖電路圖對(duì)照和寄生參數(shù)提取等步驟。在版圖設(shè)計(jì)基礎(chǔ)上進(jìn)行電路的后仿真，也就是將提取的版圖寄生參數(shù)等值加入電路網(wǎng)表進(jìn)行仿真，根據(jù)仿真結(jié)果來(lái)修改原電路和版圖的設(shè)計(jì)，確定后仿真結(jié)果達(dá)到性能指標(biāo)后即可生成標(biāo)準(zhǔn)版圖數(shù)據(jù)。最后，是芯片制造，即將設(shè)計(jì)好的GDSII格式或CIF格式的標(biāo)準(zhǔn)版圖數(shù)據(jù)，交付芯片制造商流片。拿到設(shè)計(jì)好的芯片后需要進(jìn)行芯片測(cè)試，即對(duì)流片制造完成的芯片進(jìn)行品圓或鍵合封裝測(cè)試，針對(duì)測(cè)試結(jié)果進(jìn)行分析，并反饋出現(xiàn)的問(wèn)題和進(jìn)行相應(yīng)的修改和完善。綜合上述步驟，在對(duì)光接入網(wǎng)各種接入技術(shù)研究的基礎(chǔ)上，結(jié)合應(yīng)用于光接入網(wǎng)中的光發(fā)射和接收模塊所需性能，通過(guò)對(duì)各類(lèi)集成電路的工藝進(jìn)行比較，采用全定制的設(shè)計(jì)方法和混合信號(hào)工藝參數(shù)，對(duì)光接口模塊中的復(fù)接器、激光驅(qū)動(dòng)器、前置放大器、限幅放大器和時(shí)鐘與數(shù)據(jù)恢復(fù)電路設(shè)計(jì)進(jìn)行全面的分析，針對(duì)這5種核心電路選擇最佳的芯片設(shè)計(jì)工藝，在滿(mǎn)足基本功能的前提下，達(dá)到系統(tǒng)的最高性?xún)r(jià)比。

3超高速電路中各種器件的比較

目前用于超高速領(lǐng)域的器件主要有：SiGeHBT，SiBJT，SiCMOS，Si和GaAsHBT。這幾種器件的比較如表1所示。從表1可知，想要制作出高頻特性?xún)?yōu)良的器件可以使用GaAsHBT技術(shù)，因?yàn)槠鋼碛邢鄬?duì)較寬的線條（3µm）。這一原理和性質(zhì)SiGeHBT也同時(shí)具備，它的高頻性能跟一般的Si器件比起來(lái)要好得多，與GaAs技術(shù)相比也有著和成熟的Si工藝兼容、較易集成的優(yōu)點(diǎn)，所以在這一領(lǐng)域有很高的利用價(jià)值。目前市場(chǎng)上已經(jīng)有成熟的產(chǎn)品。相對(duì)SiGeHBT而言，GaAsHBT的擊穿電壓比較高，更為適合于功率放大器的制作[4]。技術(shù)的不斷革新，也使得工藝日趨成熟，規(guī)模化生產(chǎn)GaAs器件的成本不斷下降。相比而言，HBT技術(shù)具有閾值較易控制、增益高、驅(qū)動(dòng)能力強(qiáng)等優(yōu)點(diǎn)，且無(wú)需亞微米工藝，因而具有很強(qiáng)的競(jìng)爭(zhēng)力。

1內(nèi)部結(jié)構(gòu)及引腳

串行時(shí)鐘芯片的內(nèi)部結(jié)構(gòu)如圖1所示。它包含I/O控制器、移位寄存器、命令及邏輯控制器，表態(tài)RAM、實(shí)時(shí)時(shí)鐘、計(jì)數(shù)器、晶振等部分。

圖2為RTC-4553的引腳圖。CS0為片選腳，低電平選中；WR為讀寫(xiě)使能口，高為讀，低為寫(xiě)；L1～L5為工廠出廠調(diào)整精度和測(cè)試用，使用中懸空；CS1為芯片掉電檢查口，可直接與系統(tǒng)電源連接，芯片測(cè)到該口為低時(shí)，自動(dòng)進(jìn)入低功耗狀態(tài)；SCK為時(shí)鐘口，SIN為數(shù)據(jù)輸入口，SOUT為數(shù)據(jù)輸出口。另外，芯片還有1個(gè)時(shí)鐘信號(hào)輸出口TPOUT，該口可輸出1024Hz或1/10Hz的信號(hào)，以供檢測(cè)芯片的時(shí)鐘精度所用。

2功能及控制

2.1寄存器

RTC-4553共有46×4bit寄存器。這些寄存器分3頁(yè)，第1頁(yè)共16個(gè)，分別為時(shí)鐘寄存器和控制寄存器，如表1所列，用來(lái)存放秒、分、時(shí)、日、月、年、星期和3個(gè)特殊寄存器；第2頁(yè)、第3頁(yè)各有15個(gè)，共30個(gè)SRAM寄存器，頁(yè)面的選擇通過(guò)操作控制寄存器3的MS1、MS0位來(lái)實(shí)現(xiàn)。