導語：數字集成電路設計探討一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

【摘要】現代數字電子技術的高速發展使得傳統的數字電路設計模式已經無法跟上時代的需求。在未來，通過硬件描述語言來輔助設計也是未來電路設計的發展趨勢。Vhdl的出現讓現代電子產品設計得到了完善，對于今后相關工作也具有重要的促進作用。

【關鍵詞】數字集成電路；Vhdl；應用

Vhdl最早出現于上世紀80年代末，主要用于電路設計的一種高級程序語言。目前這種語言是現代的電路設計中的重點，其優勢也相對突出。它的出現完善了現代數字電路設計的整體結構，讓內部程序和外部程序形成了良好的協調，在技術上實現了創新化，也是未來科技研究的重要方向。筆者也根據自身的工作經驗，就如何實現Vhdl的合理應用提出了自己的看法。

1.Vhdl簡介

1.1Vhdl的概念。Vhdl即超高速集成電路硬件描述語言，在數字電路設計當中普遍使用。而在中國，通常運用于ASIC、FPGA或是CPLD的設計當中。Vhdl主要描述數字系統的結構和行為，從語法上和傳統的計算機高級語言類似。其系統的設計理念涉及到內部功能和算法也包括外部端口，在對設計實體定義外部界面之后，其它設計也可以直接對實體進行調用，這也是Vhdl系統設計的基礎。與其它的一些硬件描述語言相比，Vhdl在行為描述能力上更加出眾，也是目前設計領域最常見的意見描述語言，從邏輯上保障電子系統的安全運行。而其大量的庫函數和語句，在系統設計早期就能對系統可行性進行判斷，從而在仿真模擬的基礎上來進行完善和優化。即便是設計者對硬件結構不完全掌握的前提下，也不需要對設計目標器件進行管理，也可以進行獨立的設計[1]。1.2Vhdl的特點。Vhdl的設計描述功能是多層次化的，既可以對門級電路進行描述，也可以對系統級電路進行描述。描述的方式可以通過結構描述、行為描述和寄存器描述三種方式，必要時還能通過配合協調的方式來進行。此外，在硬件電路模型的設計上，Vhdl也能體現其特點，重點在于給硬件描述提升了自由度，并支持傳輸延遲，讓設計者們能夠創建高層次的系統模型，使系統模型能夠具備合理的穩定性。圖1Vhdl的具體設計流程Vhdl目前是IEEE標準下的硬件描述語言，因此現階段的大多數EDA工具都能支持Vhdl的使用，且主要的設計來源是Vhdl的源代碼，因而其結構化的優勢也能讓其易修改，且支持同步電路和異步電路的設計[2]。設計人員可以通過邏輯行為來描述電子系統。作為一種標準化的硬件描述語言，其強大的控制能力也能讓模塊更加具有利用價值，且模塊可以通過預先設計的方式來進行存放，在后續的設計環節中也可以進行調用，讓設計成果進行交流，使得設計描述轉移的過程具備可行性。Vhdl的兼容性和獨立性也可以讓系統運行完全脫離電子加工設備，并保障系統的合理運行，隨時進行數字系統的有效復制。例如圖1所展示的設計流程，就是對Vhdl特點的概括。1.3Vhdl的程序結構。1.3.1庫庫是編譯后的數據集合，在庫中所存儲的內容是結構體描述、實體定義和程序包、在利用Vhdl來進行設計時，庫中的內容就可以作為資源被利用，或是作為參考依據，庫還可以作為已經編譯過的設計文件，便于設計者們進行共享和有用的基礎數據[3]。1.3.2程序包。程序包是從本質上來看是命名的聲明部分，可以利用包來將過程函數進行邏輯性的安排。程序包由包說明和包體組成，任何可以出現在塊聲明中的語句，包括函數、類型、變量等都可以在包中使用，并且提供了全程變量。在程序包內說明的數據對實體是透明化的。1.3.3實體實體既包括了大型的數字系統，也包含了小型的與門。實體的性質可以看作是電腦硬件的CPU處理器，并且具備微處理器的特點。實體說明部分通常設計的是輸入和輸出的端口名稱和數據類型。1.3.4結構體。結構體是對設計實體的描述。從其根本性質上來看，可以將其看作是一個功能模塊，對整個系統負責，而結構體則是對功能模塊內部的一種邏輯描述形式。換而言之，就是功能模塊的內部細節和工作原理可以通過結構體來進行具體描述，并將其合理地展示出來[4]。1.3.5配置。配置是對不同層次的實體與結構體關系的一種連接式說明。實體和結構體的連接關系配置中，設計者們可以通過對配置語句的調整來為實體提供不同的結構體匹配方式。例如在仿真設計當中，就可以對不同的結構體來進行測試，選擇不同的結構體來達到這一目標。

2.數字集成電路設計中對Vhdl的應用

2.1Vhdl融合進制計算。Vhdl在數字集成電路設計當中首先體現在其融合進制計算的功能之上。目前一般的計算程序除了常見的二進制計算之外，還包括某些場合下的十進制計算方式。但這些計算方式都是在Vhdl語言編程的基礎上展開的。而數字化集成電路系統當中，要想實現數據的合理對接，也需要讓外部系統和內部電路系統之間形成良好的協調和配合。Vhdl在電路設計系統中的規劃作用，也使得其成為了主要的編程語言。2.2Vhdl集中模塊工具。由于Vhdl本身是具有高融合性的產物，而當系統運作需要以較快的速度運行時，電路設計硬件系統就應該具備獨立的語言運行編碼，從而促進模塊工具系統的整體融合。通常情況下采用層次性的模塊先進行系統規劃，然后在通過Vhdl來尋找到事先儲存在數據庫內的有用信息，為集成電路設計提供數字資源的需要。與此同時，Vhdl對電路設計系統模塊進行了規劃，在運行結構、電路整體結構和信息傳輸結構方面進行了重新編排，讓電路設計工具可以集中化、系統化地運用，保障了信息的完整性[5]。值得一提的是電路設計階段的信息數據輸入還可以在有效的電路檢驗工作下開展，并保障電路設計庫的自動更新，成為了一套相對完善的運行程序，也是模塊工具集中化的體現。目前常用的模塊程序包括IBMRISCsystem/6000或是SunSPACstation，HP9000Series700/800，這也是目前現代集成電路設計中的主要技術模式，對于系統的綜合運行能力提升具有顯著的促進作用。2.3Vhdl融合編程設計。編程設計的綜合性融合也是Vhdl在數字集成電路設計中的主要優勢。因為Vhdl語言的主要工作內容包括項目的輸入、編輯、校驗和編程工作。這些不同類型的內容在現代化的數字集成電路設計當中也應該不斷地在電路設計結構上做到完善。如果設計者們需要對電路設計外部運行程序進行修改，例如當項目運行語言程序出現問題時，就可以有效地利用其編程設計融合的特點來實現系統的規劃。因為Vhdl系統規劃的方式是通過內部程序來實現外部數據的輸入，在系統規劃結構方面實現了智能化和自動化，電路設計結構也能符合實際標準，促進設計的穩定性提升[6]。2.4Vhdl的集成化運行。在傳統的電路設計工作當中，無論是設計還是規劃環節都具有顯著的分散性的特點，重點不明確，而Vhdl的使用可以有效地將分散化管理轉變成為集成化的管理體系。通過對Vhdl的基本運行程序來看，其系統結構設計體現出了明顯的靈活性和完善程度，系統的運行可以有效降低電路設計成本的運算量，實現一體化的水平提升。如果我們將Vhdl系統看作是一棟高樓，那么高樓的設計施工需要從底層施工過渡到頂層施工。Vhdl系統的底層設計部分是通過將電路內部和外部系統進行聯合設計，讓數字電路系統處于一體化的模式之下，無論是在規劃的合理性還是設計后期的工作效率上都有明顯提高。此外，頂層設計可以將大數據進行分析和運行，然后讓外部硬件運行的各個部分都能竟然有序，在整體化的連接之下運行，這也是現代數字集成電路設計中的關鍵。2.5Vhdl融合多個平臺。之前提到過Vhdl系統具有很出色的靈活性，而Vhdl在數字集成電路設計當中也能夠發揮顯著的效果，尤其是融合多個平臺的功能上。數字集成電路設計本身具有多樣性的平臺，可以讓電子數據在系統下實現數據傳輸和延遲傳輸的功能，并實現電子技術支持下的多樣性傳輸。此外，Vhdl系統的整體結構能夠實現融合應用，與現代數字系統的整體結構相適應，從而完善數據多平臺傳輸結構。具體來看，就是實現同步和異步電流的傳輸，構建智能化的外界系統，并通過源文件來獲得系統的設計數據，讓語言編碼程序和仿真數據實現有效結合。例如通過“File-Project-SetProjecttoCurrentFile”的菜單，就可以對電路設計內部結構進行層次規劃，然后讓仿真系統建立仿真波形，依據程序的要求來綜合利用多平臺的資源，體現出融合應用的特點。2.6Vhdl在基本界面設計中的作用。作為電路設計的基本系統語言，數字語言編碼正是集成電路設計的基本結構。Vhdl在基本界面的設計方面也具有完善的結構系統，即之前提到過的庫、程序包、結構體和配置四個部分。從其基本的工作過程來看，流程是先通過庫來建立數據分析集合體，然后在保障電路設計結構具備數據結構的基礎上來讓程序包進行優化設計，而電路設計系統是通過程序包向實體端口進行輸送的。然后根據結構體的電路設計信息來將信息結構轉化為電路操作模式，并保障電路結構的輸出，讓特定結構體與數字電路設計結構體進行融合，形成完善的集成電路設計體系。

3.Vhdl在數字集成電路設計中的具體例子

計數器是數字電路之中的常見應用，包括二進制、十進制等。下文的設計方案是以模為12的加法計數器，端口包括。i(進位)、nrest(置零)、load(加載)、d(數據輸入)、Ik(時鐘);輸出端口設計為co(輸出進位)、qh(高位輸出)、ql(低位輸出)。LIBRARYieee;USEieee.std-logie-1164.ALL;USEieee.std-logie-arith.ALL;USEieee.std-logie-unsigned.ALL;ENTITYcntm12aISPORT(ci:INstd-logiC;nreset:INstd-logic;load:INstd-logic;d:INstd-logie-veetor(7DOWNTO0);clk:INstd-logie;co:OUTstd-logie;qh:outstd-logie-veetor(3DOwNTo0);ql:outstd-logie-veetor(3DOwNTO0));ENDentm12a;ARCHITECTUREbehaveOFcntm12aISSignalqh-int:Std-logie-veetor(3downto0);Signalql-int:Std-logie-veetor(3downto0);BEGINql<=ql-int;Qh<=qh-int;co<=’1’WHEN(qh-int=”0000”ANDql-int=”1011”ANDci=’1’)ELSE’0’;PROCESS(cIk,nreset)BEGINIF(nreset=’0’)THENqh-int<=”0000”;ql-int<=”0000”;ELSIF(clk’eventANDclk=’1’)THENIF(load=’1’)THENqh-int<=d(7DOWNTO4);ql-int(=d(3downto0);ELSIF(ci=’1’)THENIF(ql-int=11)THENql-int<=”0000”;IF(qh-int=0)THENqh-int<=”0000”;ELSEqh-int<=qh-int+1;ENDIF;ELSEql-int<=ql-int+1:ENDIF;ENDIF;ENDIF;ENDPROCESS;ENDbehave;而這一‘12’模只需要在原有的基礎上進行修改，就能夠實現對任意進制的加法和減法計數器，并且可以作為庫文件進行使用，優勢顯著。

4.結語

通過研究，可以看到Vhdl語言設計從本質上看就是通過軟件設計和配置相結合的過程，并且具有顯著的電路系統描述和建模能力。在未來的數字集成電路設計當中，Vhdl也可以多層次地對數字系統進行設計，不僅有效縮短工作周期，還能提升設計的靈活性和有效性。本文主要從Vhdl的內涵入手，從其優勢進行分析，并探究Vhdl在數字集成電路設計中的體現，配合實例來證明了其在設計過程中的優越性，是未來新技術的發展方向。而Vhdl的出現也說明了現代電子系統設計的高要求。而在實際設計環節中也可以通過抽象的語言來對系統結構進行描述，之后通過細化模塊，將Vhdl描述成為門級電路，完善電子系統。

參考文獻

[1]嚴梓揚,蘇成悅,張宏鑫.Vhdl在數字集成電路設計中的應用分析[J].自動化與儀器儀表,2017(5):131-133.

[2]李要球,盧璐.VHDL硬件描述語言在數字電路設計中的應用[J].實驗室科學,2011,14(5):97-99.

[3]周華.硬件描述語言VHDL的應用[J].凱里學院學報,2012,30(3):125-126.

[4]趙鴻,彭碧玉,王宏卓.基于VHDL的CRC校驗及其在測控通信中的應用[J].通信技術,2010,43(2):29-30.

[5]王彩鳳,李衛兵,卞麗.VHDL語言在電子設計中的應用[J].實驗科學與技術,2014,12(4):65-67.

作者:潘慧峰 單位:深圳市天創威芯技術開發有限公司