導語：如何才能寫好一篇集成電路設計步驟，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：集成電路設計；應用型人才；課程改革

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2016）14-0059-02

一、引言

在過去的20多年來，中國教育實現兩大歷史性跨越。第一是實現了基本普及義務教育，基本掃除青壯年文盲的目標；第二是中國高等教育開始邁入大眾化階段，高教毛入學率達到17%。據《2012年中國大學生就業報告》顯示[1]，在2011年畢業的大學生中，有近57萬人處于失業狀態，10多萬人選擇“啃老”；即使工作一年的人，對工作的滿意率也只有47%。2012年，全國普通高校畢業生規模達到680萬人，畢業人數再創新高，大學生將面臨越來越沉重的就業壓力。面對這樣的困境，國家相關部分提出了一系列的舉措，其中對本科畢業生的培養目標逐漸向應用型人才轉變[2-4]。集成電路作為信息產業的基礎和核心，是國民經濟和社會發展的戰略性產業，已成為當前國際競爭的焦點和衡量一個國家或地區現代化程度以及綜合國力的重要標志。本文將在對集成電路設計專業特點分析的基礎上，以北京信息科技大學集成電路設計專業課程設置為例，介紹面向應用型人才培養目標地集成電路設計本科課程現階段存在的問題并給出相關可行的改革方案。

二、集成電路設計專業特點

進入本世紀后，我國的集成電路發展迅速，集成電路設計需求劇增。為了適應社會發展的需要，國家開始加大推廣集成電路設計相關課程的本科教學工作[5]。經過十年多的發展，集成電路設計專業特色也越來越明顯。

首先，集成電路設計專業對學生的專業基礎知識要求高。隨著工藝的不斷進步，集成電路芯片的尺寸不斷下降，芯片功能不斷增強，功耗越來越低，速度越來越快。但隨著器件尺寸的不斷下降，組成芯片的最基本單元――“器件”的高階特性對電路性能的影響越來越大。除了器件基礎，電路設計人員同時還需要了解后端電路設計相關的版圖、工藝、封裝、測試等相關基礎知識，而這些流程環環相扣，任何一個環節出現問題，很難想象芯片能正常工作[6]。因此，對于一個合格的電路設計人員，深厚的專業基礎知識是必不可少的。

其次，集成電路設計專業需要學生對各種電子設計自動化工具熟悉，實踐能力強。隨著電子設計自動化工具的不斷發展，在電路設計的每一個階段，電路設計人員可以通過計算機完成電路設計的部分或全部的相關內容。另一方面，電子設計自動化工具的相關比較多，即使是同一家公司的同一種軟件的更新速度相當快，集成電路設計工具種類繁多，而且沒有統一的標準這對集成電路設計教學增加了很大的難度。

再次，集成電路設計專業的相關教學工作量大。正如前面所介紹，要完成一個電路芯片的設計，需要電路設計人員需要了解從器件基礎到電路搭建、電路仿真調試、版圖、工藝、封裝、測試等相關知識，同時還要通過實驗熟悉各種電子設計自動化工具的使用。所有相關內容對集成電路設計專業的教學內容提出了更多的要求，但從現有的情況看，相關專業的課時數目難以改變，所以在有限的課時內如何合理分配教學內容是集成電路設計專業教師重要的工作。

最后，集成電路設計專業對配套的軟、硬件平臺要求高，投入資金成本高。從現有的情況看，國際上有4大集成電路設計EDA公司，還有很多中、小型EDA公司。每個公司的產品各不相同，即使針對相同的電路芯片，設計自動化工具也各不相同。在硬件方面，軟件的安裝通常在高性能的服務器上，因此，硬件方面的成本也很高。軟硬件方面的成本嚴重地阻礙了國內很多高等院校的集成電路設計專業發展。

三、集成電路設計專業課程設置及存在的問題

在集成電路設計專業課程設置方面，不同的學校的課程設置各不相同。但總的來說可以分為三類：基礎課、專業課和選修課。在三類課程的設置方面，每個學校的定義各不相同，主要是根據本校集成電路設計專業的側重點不同而有所區別。從國內幾大相關院校的課程設置看，基礎課主要包括：《固體物理》、《半導體物理》、《晶體管原理》、《模擬電子技術》、《數字電子技術》等；專業課主要包括：《模擬集成電路設計》、《數字集成電路設計》、《信號處理》、《高頻電路》等；選修課主要包括：《集成電路EDA》、《集成電路芯片測試》、《集成電路版圖設計》、《集成電路封裝》等。

從現有的課程設置可以看到，針對國家應用型人才培養目標，現有的課程設置還存在很多問題，具體地說：

首先，課程設置偏于理論課程，實踐內容缺乏，不符合應用型人才的培養目標要求。從上面的課程設置情況可以看到，各大高校在課程安排方面都側重于理論教學，缺乏實踐內容。比如：《模擬集成電路設計》課程總學時為48，實驗學時為8，遠遠低于實際需求，難以在短短8學時內完成模擬集成電路設計相關實踐活動。雖然集成電路設計專業對于專業基礎知識要求寬廣，但并不深厚，因此，浪費太多時間在每個設計流程相關的理論知識的闡述是不合適的，也不符合我國大學生的現狀。

其次，實踐活動不能與集成電路設計業界實際需要相結合，實踐內容沒有可行性。從目前各大高等院校的課程內容方面調研結果表明，對于本科教學情況，90%以上的實踐內容都是教師根據理論教學內容設置一些簡單可行的小電路，學生按照實驗指導書的內容按相關步驟操作即可完成整個實驗過程。實驗內容簡單、重復，與集成電路設計業界實際需要完全不相關，這對學生以后的就業、擇業意義不大。

最后，沒有突現學校的專業特色，不適于當今社會集成電路設計業界對本科畢業生的要求。但在競爭激烈的電子信息產業界，如果想要畢業生擇業或者就業時有更強的競爭力，各大高校需要有自己的專業特色，但現在各個高校的現狀仍然是“全面發展，沒有特色”。這對于地方高校的集成電路設計專業畢業生是一個劣勢。

四、面向應用型人才培養目標的課程改革

針對上面闡述的相關問題，本文給出了面向應用型人才培養目標的集成電路設計專業課程改革的幾點方案，具體地說：

首先，削減理論課的課時，加大實驗內容比例。理論課時遠遠高于實踐課時是當今大學生教育的一個重要弊端，這也直接導致了大學生動手能力差、實踐活動參與度低、分工合作意識薄弱。而在不增加授課學時的前提下要改變這一現象，唯一的方法就是改變授課內容，適當削減理論課的課時，加大實驗內容的比例。這樣既能滿足國家對于本科畢業生應用型人才的培養目標，也符合創新型本科生的特點。

其次，積極推進“校企聯合辦學”，讓學生更早接觸業界發展，指導擇業、就業。正如前面介紹，現在各大高等院校的教學內容理論性太強，學生在大學四年學習到的相關知識與實際應用相脫離。這也造成很大一部分本科畢業生在入職后的第一年難以進入工作狀態，工作效率差，影響后面學生的就業、擇業。如果能在學生在校期間，比如大學三年級或更早，推進“校企聯合辦學”，使學生更早了解到業界真正工作模式以及業界關注的重點，這對于學生后續進入工作非常有利，同時也能推進學?？蒲泄ぷ?。

最后，實現優質教學資源的共享。這里的教學資源，除了包括授課筆記、教案、教學講義外還包括高水平教師。雖然現在高等教育研究相關機構也開設了一些青年教師課程培訓相關內容，但真正取得的成效還相對比較小。另外，針對集成電路設計專業來說，跟隨業界發展的相關知識更新較快，配套的軟硬件代價較高，如果能實現高校軟硬件教學資源的共享，尤其是高水平高校扶持低水平高校，這將更有利于提高畢業生的整體水平。

五、結論

本文詳細分析面對應用型人才培養目標的集成電路設計專業的特點，并在對國內相關院校集成電路設計專業調研基礎上給出集成電路設計專業的基礎課、專業課、選修課課程的內容以及教學方式情況，指出面向應用型人才培養目標現在課程設置方面存在的問題。同時，文章給出了在當今大學生招生人數劇增情況下，如何合理安排集成電路設計專業課程的方案從而實現應用型培養目標。

參考文獻：

[1]王興芬.面向應用型人才培養的實踐教學內涵建設及其管理機制改革[J].實驗技術與管理，2012，（29）：117-119.

[2]殷樹娟，齊臣杰.集成電路設計的本科教學現狀及探索[J].中國電力教育，2012，（4）：64-66.

[3]侯燕芝，王軍，等.實驗教學過程規范化管理的研究與實踐[J].實驗室研究與探索，2012，（10）：124-126.

[4]張宏勛，和蔭林，等.高校實驗室教學文化變革的阻力及其化解[J].實驗室研究與探索，2012，（10）：162-165.

篇2

【關鍵詞】集成電路版圖；教學方法；改革

集成電路版圖設計是集成電路設計的最終結果，版圖質量的優劣直接關系到整個芯片的性能和經濟性，因此，如何培養學生學好集成電路版圖設計技術，具備成為合格的版圖設計工程師的基本潛質，是擺在微電子專業老師面前的一個普遍難題。如何破解這個難題，我們做了以下探索。

一、突出實踐，理論配合

傳統的《集成電路版圖設計》課程采取理論教育優先，學生對于版圖的基本理論和設計規則非常熟悉，但動手實踐能力缺乏培養，往往在學生畢業后進入集成電路設計企業還需二次培訓版圖設計能力，造成了嚴重的人力資源浪費。這是由于沒有清晰的認識《集成電路版圖設計》課程的性質，造成對它的講授還是采取傳統教學方式：老師講，學生聽，偏重理論，缺乏實踐，影響到學生在工作中面臨實際設計電路能力的發揮。《集成電路版圖設計》是一門承接系統、電路、工藝、EDA技術的綜合性課程，如果按照傳統方式授課，課程的綜合性和實踐性無法得到體現，違背了課程應有的自身規律，教學效果和實用意義不能滿足工業界的要求。我們在重新思考課程的本質特點后，采取了實踐先行，理論配合的教學方法，具體如下：集成電路版圖是根據邏輯與電路功能和性能要求，以及工藝水平要求來設計光刻用的掩膜圖形，實現芯片設計的最終輸出。版圖是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖使用不同的圖案來表示。我們首先講授版圖設計工具EDA軟件的使用，讓學生掌握EDA軟件的每一個主要功能，從圖形的選擇、材料的配置，讓學生從感性角度認識實際的版圖設計是如何開展的，每一個步驟是如何使用軟件完成的，整體芯片版圖設計的流程有哪些規定，學生此時設計的版圖可能不是很精確和完美，但學生對于什么是版圖和如何設計版圖有了初步的感性認識，建立起版圖設計的基本概念，對于后續的學習奠定了牢實的實踐基礎，此時再去講授版圖設計理論知識，學生更能理解深層的工藝知識和半導體理論，真正做到了知行合一，實踐先行的教育理念，對學生能力的培養大有裨益。

二、注重細節，加強引導

傳統方式講授《集成電路版圖設計》理論占大部分時間，學生知道二極管、晶體管、場效應管、電阻、電容等基本元器件的工作原理和構成要素，但是在版圖設計中，這些元器件為什么要這樣設計，其實內心中充滿著疑惑和不解。針對學生的疑惑，我們從工藝細節入手來解決這個問題。作為集成電路版圖設計者，首先要熟悉工藝條件和期間物理，才能確定晶體管的具體尺寸、連線的寬度、間距、各次掩膜套刻精度等。版圖設計的規則也是由工藝來確定的，掌握了工藝也就掌握了版圖設計的鑰匙。我們將通用工藝文件的每一條規則向學生講解，通用元器件的規則整理出它們的共性，最小寬度、長度、間距的尺寸提醒學生要記憶，不同芯片生產廠的工藝對比學習和研究，學生在這一系列規則的學習過程中，慢慢理解熟悉了工藝規則文件的組織構成及學習要點，能夠舉一反三的在不同工藝規則下，設計同一種元器件的版圖，即使電路元器件的數量巨大，電路拓撲關系復雜，在老師耐心的講解下，學生也能夠依據工藝規則設計出符合要求的版圖，這都是在理解了工藝規則細節的基礎上完成的。所以，關注細節，加強引導，是提高學生學習效果的一個重要方法。

三、完善考核機制，爭取比賽練兵

學生成績的提高，合理完善的考核機制不可或缺。以往《集成電路版圖設計》課程的考核主要是理論知識作業和課程報告，學生的學習效果和實際動手能力沒有得到考核，造成不能全面評價學生的學習成績。我們采取項目形式，全方位考核學生的學習效果。根據知識點，將通用模擬電路分成五大類，每個大類提取出經典的電路10種，使用主流芯片加工廠的生產工藝，由經驗豐富的老師把它們的版圖全部設計出來，作為庫單元放在服務器中供學生參考。在學生充分理解庫單元實例的基礎上，將以往設計的一些實用電路布置給學生，要求在規定的時間內，設計出合格的版圖，以此作為最終的考核結果。學生在學習課程期間，可以接觸到不同工藝、不同結構的多種類電路，而且必須在規定的時間內設計出版圖，這極大的促進了他們學習的積極性和時間觀念。學生在設計版圖的過程中，會遇到多種問題，他們會采取問老師答疑，和同學討論的多種方式解決，不僅能督促他們平時上課認真聽講，而且對遇到的問題也能多角度思考，最重要的是他們親自動手設計版圖，將工藝、電路、器件綜合考慮，在約定的時間內能力得到極大提高。老師根據學生上傳至服務器中設計的不同項目版圖打分，而且將每個項目的得分出具詳細的報告，對學生的成績進行點評。學生通過查閱報告，能夠知道課程學習的缺點和得分項，為下一次提高設計成績是一個很好的參考。除了日常學習設計版圖項目，學生可以爭取參加微電子專業的一些比賽，通過比賽體會一些具有挑戰性的版圖設計項目，來提高學生在實際場景下如何發揮設計能力和項目組織能力，為他們未來進入職場從事版圖設計工作奠定堅實的專業能力和實際解決問題能力。

四、總結

《集成電路版圖設計》課程是一門兼具理論基礎和實踐鍛煉想結合的課程，對它的講授不僅需要扎實的理論基礎，還需合理的實踐環節配合，才能取得良好的教學效果。

參考文獻

[1]Christopher Saint/Judy Saint.集成電路版圖基礎-實用指南[M].北京:清華大學出版社,2006(10).

[2]蔡懿慈.超大規模集成電路設計導論[M].北京:清華大學出版社,2005(10.

[3]編委會.最新高等院校實驗室建設與管理及教學指導手冊[M].北京:中國教育出版社,2006(11).

基金項目：北方工業大學教育教學改革和課程建設基金。

篇3

【關鍵詞】EDA技術;QuartusⅡ;電子設計;VHDL

1.引言

集成電路設計不斷向超大規模、低功率、超高速方向發展，其核心技術是基于EDA技術的現代電子設計技術。EDA（Electronic Design Automation，電子設計自動化）技術，以集成電路設計為目標，以可編程邏輯器件（如CPLD、FPGA）為載體，以硬件描述語言（VHDL、VerilogHDL）為設計語言，以EDA軟件工具為開發環境，利用強大計算機技術來輔助人們自動完成邏輯化和仿真測試，直到既定的電子產品的設計完成。其融合了，大規模集成電路制造技術、計算機技術、智能化技術，可以進行電子電路設計、仿真，PCB設計，CPLD/FPGA設計等。簡言之，EDA技術可概括為在開發軟件（本文用QuartusⅡ）環境里，用硬件描述語言對電路進行描述，然后經過編譯、仿真、修改環節后，最終下載到設計載體（CPLD、FPGA）中，從而完成電路設計的新技術。

以EDA技術為核心的現代電子設計方法和傳統的電子設計方法相比有很大的優點，兩種設計方法的流程如下圖：

圖1 傳統電子設計流程圖

圖2 基于EDA的現代電子設計流程圖

比較兩種設計方法，基于EDA技術的現在電子設計方法采用自上而下的設計方法，系統設計的早期便可進行逐層仿真和修改，借助計算機平臺，降低了電路設計和測試的難度，極大程度地縮短了電子產品的設計周期、節約了電子產品的設計成本。DEA技術極大的促進了現代電子技術的發展，已成為現代電子技術的核心。

2.QuartusⅡ軟件開發環境介紹

QuartusⅡ軟件是Alter公司開發的綜合性EDA工具軟件，提供了強大的電子設計功能，充分發揮了FPGA、CPLD和結構化ASIC的效率和性能，包含自有的綜合器及仿真器，支持原理圖、VHDL、VerilogHDL等多種設計輸入，把設計、布局布線和驗證功能以及第三方EDA工具無縫的集成在一起。QuartusⅡ與Alter公司的上一代設計工具MAX+plusⅡ具有一定的相似性，和繼承性。使熟悉MAX+plusⅡ開發環境的設計人員可以快速熟練應用。相比之下，QuartusⅡ軟件功能更為強大、設計電路更為便捷，支持的器件更多。增強了自動化程度，縮短了編譯時間，提升了調試效率。從而縮短了電子產品的設計周期。利用QuartusⅡ軟件進行電子電路設計流程如圖3所示。

圖3 QuartusⅡ設計流程圖

3.在QuartusⅡ環境下的EDA方法設計實例

下面本文在QuartusⅡ環境下，以下降沿D觸發器的設計為例來說明基于EDA技術的現代電子設計方法（本文以QuartusⅡ9.0為例）。

3.1 在計算機上安裝QuartusⅡ9.0版本軟件

QuartusⅡ9.0對計算機硬件配置要求不高，現階段的主流配置完全可以滿足其要求。QuartusⅡ9.0安裝過程很簡單，按照提示操作即可。

3.2 D觸發器功能分析

從D觸發器真值表可以看出，當時鐘信號clk不論是高電平還是低電平，其輸出q的狀態都保持不變，當時鐘信號clk由高電平變為低電平時，輸出信號q和輸入信號d的狀態相同。

表1 D觸發器真值表

輸入d 時鐘clk 輸出q

× 0 不變

× 1 不變

0 下降沿 0

1 下降沿 1

3.3 D觸發器的VHDL描述設計

下面給出D觸發器的VHDL描述：

library ieee;

use ieee.std_logic_1164.all;

entity dff1 is

port（d，clk：in std_logic;

q：out std_logic）;

end dff1;

architecture bhv of dff1 is

begin

process（clk）

begin

if clk='1' then

q<=d;

end if;

end process;

end bhv;

上面程序在QuartusⅡ9.0環境下，經保存后進行編譯，然后可進行波形仿真。

3.4 設計仿真

VHDL描述程序編譯后，建立矢量波形文件，之后可以進行波形仿真，得到如下波形仿真圖（如圖4所示）：

圖4 D觸發器仿真波形圖

此仿真波形符合D觸發器真值表，說明電路設計正確。如果波形仿真不符合真值表，說明電路設計有問題，此時可以回到3.3步驟修改VHDL描述程序，直至仿真結果正確為止。

波形仿真正確后，可得出相應的邏輯電路圖，D觸發器電路圖（如圖5所示）如下：

圖5 D觸發器邏輯電路圖

3.5 配置下載測試

整個電路設計、編譯仿真無誤后，按照FPGA開發板說明書進行引腳鎖定，重新進行編譯后，然后通過下載電纜線，將產生的sof文件下載至FPGA中，對電路進行測試、驗證，完成電路的最終設計。

4.結束語

本文以QuartusⅡ開發環境下的實際電路設計為例，介紹了基于EDA技術的現代電子設計方法。通過設計過程可知，DEA技術在現代電子電路設計中的重要性。在電子技術飛速發展的信息時代，EDA技術也在不斷發展。電子產品設計者有必要熟練掌握硬件描述語言、可編程邏輯器件以及各種主流軟件開發環境，這樣才可以在最短的時間內完成高質量的電子產品設計任務。

參考文獻

[1]閻石.數字電子技術基礎[M].北京：高等教育出版社（第五版），2006.

[2]劉江海.EDA技術[M].武漢：華中科技大學出版社，2009.

篇4

關鍵詞：集成電路工程；專業學位研究生；培養實踐

中圖分類號：G643 文獻標志碼：A 文章編號：1674-9324（2016）29-0221-02

一、引言

2000年6月，國務院了《鼓勵軟件產業和集成電路產業發展的若干政策》（國發18號文），并陸續推出了一系列促進IC產業發展的優惠政策和措施。國家科技部在863計劃中安排了集成電路設計重大專項。在863計劃集成電路設計重大專項的實施和帶動下，北京、上海、無錫、杭州、深圳、西安、成都等七個集成電路設計產業化基地的建設取得了重要進展。與此同時，為了適應我國集成電路發展對高層次專門人才的大規模需要，改善工科學位比較單一的狀況，經國務院學位委員會批準，在我國設置集成電路工程專業學位研究生的培養，培養了一批“用得上”的工程技術人才。集成電路工程專業學位研究生自設置以來，取得了蓬勃的發展，受到用人單位的肯定和好評。由于其生源廣泛、數量巨大，培養方法和模式更需要一定的創新性。近年來，在集成電路工程專業學位研究生培養過程中，經過多年的辦學積累，探討了一些辦學和培養集成電路工程專業學位研究生的經驗。

二、專業學位研究生培養過程中的關鍵事項

1.優選導師，確保培養質量。集成電路工程專業學位研究生教育形式較新，最初專業學位研究生的培養在眾多地方借鑒了學術型研究生的辦學經驗，目前很多學者認為，只要能夠勝任學術型學歷研究生教育的導師就能勝任專業學位教育。這恰恰忽視了專業學位的知識背景和面向的行業領域。專業學位研究生教育規律與學術型研究生存在相當大的差異，首先，兩者專業基礎及學術背景不一樣，專業學位研究生的系統性方面不如學術型研究生。其次，兩者的治學環境不同，專業學位研究生與實際工程應用相結合。根據專業學位研究生特點有針對性地開展培養，應該選拔具有較強工程背景的教師進行指導。指導教師在進行指導時，應與學術型研究生指導工作有所不同，應更加注重專業學位研究生工程實踐經驗的培養。而且在學生的課題研究中，指導教師與學生多溝通，將自身融入到學生的實踐研究中，帶領學生參與技術上的創新和解決實際工程技術難題，這樣才能確保學生的培養質量。

2.做到課堂理論與工程實際相結合。專業學位研究生培養的多年實踐經驗告訴我們，在指導過程中必須注重理論與工程實際應用結合，抽象概念與實際應用結合，激發學生學習興趣，使理論易于理解和掌握。因此，教師要了解專業學位研究生的本科學歷背景、知識結構和現在的工程方向等，在此基礎上，做到課程理論聯系工程實際，為專業學位研究生培養工作打下良好的基礎。為了滿足微電子領域內不同行業的需求，在多年的專業學位研究生培養中進行了積極的探索。首先，學生可以根據研究方向，在教師的指導下進行專題理論課程的選擇。例如，進行SOC設計的可以選擇《SOC及IP技術講座》課程，研究無線傳感器網絡的可以選擇《無線傳感器網絡技術》或《計算機網絡與通信》專題講座，研究空間通信的選擇《深空通信技術專題》等等。有針對性地，使學生不是單純盲目的學習，這樣的培養才能做到理論與工程實踐真正結合。實踐結果表明，那些課堂上刻苦學習，能夠將理論用于實踐并努力鉆研的學生，將有更好的培養效果和未來發展空間。

3.學位論文選題恰當，工程背景好。選題重要性要放在首位，要求“論文選題來自于工程實踐，工程背景明確，應用性強”，有的放矢，結合工程實際問題才是最好的選題。從現實意義上講，專業學位論文的選題是發現工程問題并確認研究方向。當前有些專業學位論文質量不高、沒有創新性，一個重要原因就是選題不恰當。因此，在選題時，學生應急科研工作之所急，通過論文工作，使自己既能解決工程實際問題，又能提高科研工作能力。

集成電路工程專業學位論文的選題與學術型研究生的選題不同，其選題應來源于工程實踐，應有明確的應用價值，其可以是一個完整的工程項目、技術改造或技術攻關專題，也可以是新工藝、新設備、新產品的研制與開發。論文是否合格不僅看其理論水平的高低，還要看是否有實際的應用價值。因此，由于論文選題時，應該從以下幾點之一進行把握。①研究性，是否在工程實際中有技術改進和提高。如果是結合重大工程實際課題，在技術上的創新將具有研究性。②創造性，是否在工程領域中有所突破和有所創新，如果一般通過查新，能夠申請發明專利的都具有創造性。③實用性，是否能解決生產實際中的問題。

三、集成電路工程專業學位研究生培養過程中的方法和步驟

專業學位研究生的培養過程包括課程學習、題目確定、開題報告、中期檢查、學位論文撰寫和論文答辯等環節。我校專業學位研究生的培養年限一般為二年，原則上用0.75-1學年完成課程學習，用1-1.25學年完成碩士學位論文。這些環節是一個有機的整體，需要合理安排，搞好各個環節的鏈接，進行一體化考慮。只有嚴格要求，才能夠保證專業學位研究生在兩年的時間內保質保量的達到國家碩士生培養的要求。作為集成電路工程專業學位研究生的培養，其專業基礎相對學術型研究生存在一定的差距，不進行合理的引導就會使得學生失去學習的興趣。專業學位研究生的培養不能以單純拿到畢業證為目標，應更加嚴格管理、嚴格把關，保證培養質量。通過近幾年的經驗積累，以專業學位研究生的培養為例，一般按照下列的步驟進行：第一學期，主要以課程學習為主，并在課堂學習中，定期安排相關教師對本實驗室從事的科研項目進行學術講座，讓學生了解實驗室開展的課題研究方向和從事的科研項目，從總體上進行了解和把握，逐漸培養學生的鉆研興趣。開展教師或高年級學生關于研究課題的專題講座和基本軟件使用方法技能培訓，使學生盡快掌握相關領域的專業知識和所需要的基本軟件操作方法，如從事ASIC接口電路的學生在第一學期就要求掌握Hspice和Candece等軟件。在學期末對學生進行相關領域知識進行摸底考核，對優秀學生進行獎勵，末位學生進行督促教育，使其盡快的減小自身差距。第二學期，在學習專業課程的同時，學生進入實驗室參與科研工作，將從事科學研究的方法和經驗有針對的進行訓練。在進入實驗室期間，可以將科研任務進行分解，將非核心技術部分交給學生獨立去完成，讓學生提前進入科研狀態，完成一些力所能及的科研任務，堅定他們從事科學研究的信心。定期通過實驗室的學術活動檢查學生課題的完成情況，從總體上把握學生的研究方向和研究方法。第三學期，根據專業學位研究生的學習情況和所掌握的知識水平，有針對性的指導學生進行課題實踐，讓學生根據自己的特長進行課題研究。在學生進入課題研究工作時，導師指導學生了解本研究領域國內外技術發展的現狀，培養學生創造性思維能力和獨立思考、解決問題的能力。培養學生閱讀國內外文獻的能力，使其在科研工作中大膽實踐，理論聯系實際，使學生在科研工作中有所發明、有所創造。學生明確了課題目標，知道為什么做、做什么、怎樣做，就能有目標有方向地開展課題研究工作。第四學期，主要是督促檢查學生畢業論文工作，在其課題研究過程中應當定期進行檢查，避免學生課題研究偏離方向，選擇錯誤的方法。導師應當積極鼓勵學生在本學期多發表學術論文。發表學術論文不僅能夠提高學生的文字表達能力，還能夠讓學生勤于思考，提出自己的創新方法，對學生后期的畢業論文撰寫打下良好的基礎。因此，踏實的論文工作是提高個人學術素養和掌握綜合知識的最佳途徑，為學生畢業后從事科研實踐養成良好的工作作風，培養自主從事科研工作的能力。

總之，通過加強基礎知識、基本技能訓練與能力培養的相融通；實踐與課程學習、業務培養與素質提高有機結合，使集成電路工程專業學位研究生養成了較強的自我獲取知識的能力，自我構建知識的能力及自我創新的能力。已經畢業的專業學位研究生就業形勢一直是供不應求?？鬃釉唬褐卟蝗绾弥?，好知者不如樂知者。學生只有好知并樂知，才能使集成電路工程專業學位研究生培養的質量不斷穩定和不斷提高。

參考文獻：

[1]譚曉昀，劉曉為.信息企業集成電路工程領域工程碩士培養的探討[J].科教論壇，2009，（2）：7-9.

[2]朱憲榮.改革實驗教學培養創新人才[J].化工高等教育，2007，（6）.

[3]朱高峰.新世紀中國工程教育的改革與發展[J].高等工程教育研究，2003，（1）：3-9.

篇5

 

―、構建課程體系的總體思路

 

構建微電子技術專業課程體系的總體思路是以微電子行業職業崗位需求為依據，以素質培養為基礎，以技術應用能力為核心，構建基于工作過程的課程體系。實施學院“四環相扣”的工學結合人才培養模式，將“能力標準、模塊課程、工學交替、職場鑒定”的四個環節完整統一，環環相扣，充分體現了高職教育工學結合的人才培養思想，努力為社會培養優秀高端技能型人才。

 

1.行業、企業等用人單位調研。通過調研國內“成渝經濟區”為主)微電子技術行業、企業等用人需求和要求，了解現有高職微電子技術專業學生就業情況、用人單位反饋意見及人才供需中存在的問題。電子信息產業是重慶市國民經濟的第一支柱產業。重慶市“十二五”規劃建議提出，培育發展戰略性新興產業。把新一代信息產業建設為重要支柱產業，建設全球最大的筆記本電腦加工基地、建設通信設備、高性能集成電路、光伏組件及系統、新材料等重點產業鏈(集群)，建成國家重要的戰略性新興產業基地。以集成電路產業的重點項目為牽引，建成包括芯片制造、封裝、測試、模擬及混合集成電路設計和制造等項目的產業集群，形成較為完善的集成電路產業鏈;四川電子信息產業未來5年將邁萬億元，成渝經濟區將打造成西部集成電路的產業高地。隨著惠普、富士康、英業達、廣達集團等世界級的IT巨頭進入成渝，未來幾年IT人才需求在20萬以上，而現在成渝地區每年培養的相關人才不過2萬人左右，遠遠不能滿足社會需求。市場需求的調查表明，近年來成渝地區IC制造、IC封裝及測試、IC版圖設計等崗位的微電子技術應用型人才緊缺。同時調研表明半導體行業企業卻難以招到滿意的人才，學生在校學非所用，用非所學，實踐動手能力、社會適應能力、責任意識、職業素養難以滿足企業要求。

 

2.基于工作過程的課程體系的理論基礎?；诠ぷ鬟^程的課程體系的理論基礎，主要從德國“雙元制”職業教育學習論和教學論的角度闡述構建基于工作過程的課程體系的理論依據。工作過程系統化的課程體系必須針對職業崗位進行分析，整理出具體的、能夠涵蓋職業崗位全部工作任務的若干典型工作過程，按照人的職業能力的形成規律進行序列化，從中找出符合職業崗位要求的技術知識和破譯出隱性的工作過程知識，并以工作任務為核心，組織技術知識和工作過程知識[2]。通過完全打破原有學科體系，按照企業實際的工作任務、工作過程和工作情境組織課程，形成圍繞工作過程的新型教學項目的“綜合性”課程開發。

 

3.形成專業定位，確定培養目標。根據存在的問題及半導體產業鏈過程：集成電路設計—裸芯片精細加工^封裝測試—芯片應用—PCB設計制造，充分掌握現有微電子技術專業課程體系建設的基礎及存在的問題，形成重慶電子工程職業學院微電子技術專業定位，確定培養目標:培養德、智、體、美全面發展;掌握微電子技術專業領域必備的基礎知識、專業知識;有較強的崗位職業技能和職業能力;面向集成電路設計、芯片制造及其相關電子行業企業，滿足生產、建設、服務和管理第一線的優秀高端技能型專門人才。畢業生應該既掌握微電子方面的基本技術，又具有很強的實際操作能力。具體可從事崗位:集成電路版圖設計;半導體器件制造;IC制造、測試、封裝;電子工藝(半導體)設備運行、維護與管理;簡單電子產品的設計與開發;電子產品的銷售與售后服務，并為技術負責人、項目經理等后續提升崗位奠定良好基礎。

 

二、構建基于工作過程的學習領域課程體系

 

對專業核心課程的構建采用“微電子行業專家確定典型工作任務—學校專家歸并行動領域—微電子行業專家論證行動領域—學校專家開發學習領域—校企專家論證課程體系”的“五步工作機制”，實現校企專家共同參與課程體系設計。通過工作任務歸并法，實現典型工作任務到行動領域轉換，通過工作過程分析法，實現從行動領域到學習領域轉換，通過工作任務還原法，實現從學習領域到學習情境轉換的“三階段分析法”，構建基于工作過程的微電子技術專業課程體系和教學內容，獲得人才培養目標、課程體系、課程教學方案“三項主要成果”。即“533”課程設計方法。

 

1.確定行動領域。工作過程系統化課程是按照工作過程要求序化知識、能力和素質，是以工作過程為參照物，將陳述性知識與過程知識整合、理論知識與實踐知識整合，在陳述性知識總量沒有變化的情況下，增加經驗以及策略方面的“過程性知識”3]。對典型工作任務進行歸納，確定行動領域。將本專業52個典型工作任務歸納為6個行動領域，即集成電路版圖設計、晶圓制造、集成電路芯片制造技術、芯片封裝、芯片測試、SMT技術。

 

2.確定典型工作任務。所謂典型工作任務是指一個復雜的職業活動中具有結構完整的工作過程，它是職業工作中同類工作任務的歸類，能表現出職業工作的內容和形式，并具有該職業的典型意義。我院召集企業專家和工作在一線的工程師、技術員，與學院的微電子技術專業教師一起，召開課程開發座談會，進行微電子技術課程體系開發：以“集成電路(版圖)設計—晶圓制造—封裝測試—表面貼裝”工作過程為主線，與行業企業一線技術骨干、專家解析微電子技術專業崗位中版圖設計師、半導體芯片制造工、IC測試助理工程師、SMT工程師、FPGA助理工程師等典型崗位，得出行動領域所具有的專業素質、知識與能力。

 

3.將行動領域轉化成學習領域。對完成典型工作任務必須具備的基本職業能力(包括社會能力、方法能力、專業能力)進行分析。通過歸納形成專業職業能力一覽表。這些職業能力就是學習領域(即課程)中學習目標制定的依據。打破原有16門專業理論課程和9門實踐課程組成的課程體系，按照以工作過程為導向，進行課程的解構與重構，將6個行動領域轉換為9個學習領域，即集成電路版圖設計、集成電路芯片制造技術、微電子封裝與測試、表面貼裝工藝與實施、電子線路板實用技術、電子測量儀器使用與維護、語言、單片機應用技術、FPGA應用技術及實踐。根據微電子技術專業崗位群的職業能力和工作過程要求，重新構建基于工作過程的課程體系。第一、二學期：電路分析、電子技術等基礎課程;第三、四、五學期：集成電路制造技術、電子測量儀器使用與維護、FPGA應用開發實用技術、微電子封裝與測試、SMT技術、集成電路版圖設計等專業核心課程。

 

4.形成學習情境模式。學習情境是實施基于工作過程系統化的行動導向課程的教學設計，由教師根據學校教學計劃，結合學校的教學設施條件、教師執教能力和專長，由教師按照“資訊、計劃、決策、實施、檢查、評估”的行動方式來組織教學，從而促進學生對職業實踐的整體性把握4]。微電子技術專業核心課程形成的學習情境模式為：①集成電路版圖設計課程以任務為載體形成6個學習情境:N/PM0S晶體管版圖設計、反相器、與非門、或非門版圖設計、觸發器版圖設計、電壓取樣電路版圖設計、比較器版圖設計、DC-DC版圖設計;②集成電路芯片制造技術課程以設備為載體形成8個學習情境:集成電路芯片制造技術工藝流程、硅晶圓制程、硅晶薄膜制備、氧化工藝、摻雜技術、光刻工藝、刻蝕工藝、集成電路芯片品檢;③微電子封裝與測試課程以工藝為載體形成4個學習情境:DP封裝、BGA封裝、CSP封裝、MCM封裝;④表面貼裝工藝與實施課程以工藝流程為載體形成5個學習情境:SMT工藝流程的基本認知、表面貼裝生產準備、表面貼裝設備操作與編程、表面貼裝品質控制、SMT生產線運行及工藝優化5個學習情境;⑤電子線路板實用技術課程以項目為載體形成3個學習情境：單面板的制圖與制板、簡單雙面板的制圖與制板、復雜雙面板的制圖與制板;⑥電子測量儀器使用與維護課程以電路設備為載體形成9個學習情境:收音機元件準備、收音機電路測試、收音機電路工作狀態檢測、收音機整機調整、收音機裝調使用儀器的保養與維護、電視機元件檢測、電視機電路檢測、電視機的質量檢查、電視機裝調使用儀器的保養與維護;⑦C語言課程以項目為載體形成6個學習情境:編程的基本概念、C語言上機步驟C語言上機步驟、算法的概念、基本數據類型、結構化程序設計、函數的概念;⑧單片機技術及應用課程以任務為載體形成6個學習情境““跑馬燈”電路分析與實踐、單片機做算術、邏輯運算并顯示、開關信號狀態讀取與顯示電路的制作、交通信號燈電路的設計與制作、產品數量統計電路的設計與制作、兩臺單片機數據互傳;⑨FPGA應用技術及實踐課程以項目為載體形成6個學習情境:課程概述、基于QualusII的原理圖輸入設計、宏功能模塊應用、基于QuarusII軟件的VHDL文本輸入設計、VHDL設計、實用狀態機設計。

 

三、試點實施效果分析

 

在教學實施上，重點是加強教師執教能力：教師在教學中的角色應由主宰者轉化為引導者。教師應該主動地引導、疏導和指導學生，學生可以根據自己的興趣愛好，在教師的指導下，充分利用各種資源，相互協作開展對某一問題的學習探討，從而獲得新知識，得到探索的體驗及情感，促進能力全面發展。經過我院近3年的教學實踐，課程教學效果得到顯著提高，學生專業核心能力、崗位適應能力、社會能力顯著提高，“雙證書”提高到100%，專業對口率從原來的48%上升到92%，用人單位滿意度達90%以上。

 

高職院校在辦學過程中要形成特色鮮明的高職辦學模式，課程體系是重要的載體。辦學特色正是通過課

 

程體系的實施來實現的。基于工作過程系統化的課程體系，跟隨產業的發展，調整專業的課程設置，符合職業崗位要求，學生技能顯著提升，同時結合我院的辦學特色，努力探索基于工作過程的高職微電子技術專業課程體系的構建思路和構建策略。

 

參考文獻：

 

[1]姜大源.關于工作過程系統化課程結構的理論基礎〇].職教通訊，2006,(1).

 

[2]余國慶職業教育項目課程的幾個關鍵問題ffl.中國職業技術教育，2007,(4).

 

[3]首珩，周虹基于工作過程的課程體系開發與實施m職教論壇，2008,(9).

 

[4]姜大源，吳全全當代德國職業教育主流教學思想研究[M].北京:清華大學出版社，2007.

篇6

在此，我們重點是討論集成電路芯片加工過程中的一些關鍵手藝。

集成電路基本工藝包括基片外延生長、掩模制造、曝光技術、刻蝕、氧化、擴散、離子注入、多晶硅淀積、金屬層形成。

關鍵詞：外延、掩膜、光刻、刻蝕、氧化、擴散、離子注入、淀積、金屬層

集成電路芯片加工工藝，雖然在進行IC設計時不需要直接參與集成電路的工藝流程，了解工藝的每一個細節，但了解IC制造工藝的基本原理和過程，對IC設計是大有幫助的。

集成電路基本工藝包括基片外延生長掩模制造、曝光技術、刻蝕、氧化、擴散、離子注入、多晶硅淀積、金屬層形成。

下面我們分別對這些關鍵工藝做一些簡單的介紹。

一、外延工藝

外延工藝是60年代初發展起來的一種非常重要的技術，盡管有些器件和IC可以直接做在未外延的基片上，但是未經過外延生長的基片通常不具有制作期間和電路所需的性能。外延生長的目的是用同質材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層。常用的外延技術主要包括氣相、液相金屬有機物氣相和分子束外延等。其中，氣相外延層是利用硅的氣態化合物或液態化合物的蒸汽在襯底表面進行化學反應生成單晶硅，即CUD單晶硅；液相外延則是由液相直接在襯底表面生長外延層的方法；金屬有機物氣相外延則是針對ⅢⅤ族材料，將所需要生長的ⅢⅤ族元素的源材料以氣體混合物的形式進入反應器中加熱的生長區，在那里進行熱分解與沉淀反映，而分子束外延則是在超高真空條件下，由一種或幾種原子或分子束蒸發到襯底表面形成外延層的方法。

二、掩模板的制造

掩模板可分成整版及單片版兩種，整版按統一的放大率印制，因此稱為1×掩模，在一次曝光中，對應著一個芯片陳列的所有電路的圖形都被映射到基片的光刻膠上。單片版通常八九、實際電路放大5或10倍，故稱作5×或10×掩模，其圖案僅對應著基片上芯片陳列中的單元。

早期掩模制作的方法：①首先進行初縮，把版圖分層畫在紙上，用照相機拍照，而后縮小為原來的10%~%20的精細底片；②將初縮版裝入步進重復照相機，進一步縮小，一步一幅印到鉻片上，形成一個陣列。

制作掩模常用的方法還包括：圖案發生器方法、x射線制版、電子束掃描法。

其中x射線、電子束掃描都可以用來制作分辨率較高的掩模版。

三、光刻技術

光刻是集成電路工藝中的一種重要加工技術，在光刻過程中用到的主要材料為光刻膠。光刻膠又稱為光致抗蝕劑，有正膠、負膠之分。其中，正膠曝光前不溶而曝光后可溶，負膠曝光前可溶而曝光后不可溶。

光刻的步驟：①晶圓涂光刻膠；②曝光；③顯影；④烘干

常見的光刻方法：①接觸式光刻；②接近式光刻；③投影式光刻

其中，接觸式光刻可得到比較高的分辨率，但容易損傷掩模版和光刻膠膜；接近式光刻，則大大減少了對掩模版的損傷，但分辨率降低；投影式光刻，減少掩模版的磨損也有效提高光刻的分辨率。

四、刻蝕技術

經過光刻后在光刻膠上得到的圖形并不是器件的最終組成部分，光刻只是在光刻膠上形成臨時圖形，為了得到集成電路真正需要的圖形，必須將光刻膠上的圖形轉移到硅膠上，完成這種圖形轉換的方法之一就是將未被光刻膠掩蔽的部分通過選擇性腐蝕去掉。

常用的刻蝕方法有：濕法腐蝕、干法腐蝕。

濕法腐蝕：首先要用適當的溶液浸潤刻蝕面，溶液中包含有可以分解表面薄層的反應物，其主要優點是選擇性好、重復性好、生產效率高、設備簡單、成本低。存在的問題有鉆蝕嚴重、對圖形的控制性較差、被分解的材料在反應區不能有效清除。

干法刻蝕：使用等離子體對薄膜線條進行刻蝕的一種新技術，按反應機理可分為等離子刻蝕、反應離子刻蝕、磁增強反應例子刻蝕和高密度等離子刻蝕等類型，是大規模和超大規模集成電路工藝中不可缺少的工藝設備。干法刻蝕具有良好的方向性。

五、氧化

在集成電路工藝中常用的制備氧化層的方法有：①干氧氧化；②水蒸氣氧化；③濕氧氧化。

干氧氧化：高溫下氧與硅反應生成sio2的氧化方法；

水蒸氣氧化：高溫下水蒸氣與硅發生反應的氧化方法；

濕氧氧化：氧化首先通過盛有95%c左右去離子睡的石英瓶，將水汽帶入氧化爐內，再在高溫下與硅反映的氧化方法。

影響硅表面氧化速率的三個關鍵因素：溫度、氧化劑的有效性、硅層的表面勢。

六、擴散與離子注入

擴散工藝通常包括兩個步驟：即在恒定表面濃度條件下的預淀積和在雜志總量不變的情況下的再分布。預淀積只是將一定數量的雜質引入硅晶片表面，而最終的結深和雜質分布則由再分布過程決定。

常見的擴散方法主要有固態源擴散和氣態源擴散等。

離子注入是將具有很高能量的帶點雜質離子射入半導體襯底中的摻雜技術，它的摻雜深度由注入雜質離子的能量、雜質離子的質量決定，摻雜濃度由注入雜質離子的劑量決定。高能離子射入靶后，不斷與襯底中的原子以及核外電子碰撞，能量逐步損失，最后停止下來。

離子注入法于20世紀50年代開始研究，20世紀70年代進入工業應用階段。隨著VLSI超精細加工技術的發展，現已成為各種半導體摻雜和注入隔離的主流技術。在離子注入后，由于會在襯底中形成損傷，而且大部分注入的離子又不是以替位的形式位于晶格上，為了激活注入到襯底中的雜質離子，并消除半導體襯底中的損傷，需要對離子注入后的硅片進行退火。

退火，也叫熱處理，作用是消除材料中的應力或改變材料中的組織結構，以達到改善機械強度或硬度的目的。

七、淀積

器件的制造需要各種材料的淀積，這些材料包括多晶硅、隔離互連層的絕緣材料和作為互連的金屬層。

在厚絕緣層上生長多晶硅的一個常用方法是“化學氣相淀積”（CVD），這種方法是將晶片放到一個充滿某種氣體的擴散爐中，通過氣體的化學反應生成所需要的材料。

以上簡單介紹了集成電路的基本工藝，當然，這些只是關鍵的幾個工藝，集成電路的工藝還有很多，在這里就不一一說明了。

參考文獻：

[1] 李冰，集成電路CAD與實踐，電子工業出版社

[2] 王志功、陳瑩梅，集成電路設計（第二版），電子工業出版社

[3] 張興、黃如、劉曉彥，微電子學概論（第二版），北京大學出版社

篇7

【關鍵詞】可編程控制器；空氣壓縮機；溫度采集；數據傳輸

空氣壓縮機是礦山生產重要的四大固定設備之一，空壓機的風包是受壓容器，《煤礦安全規程》規定：“風包內的溫度應保持在120℃以下，并裝有超溫保護裝置，在超溫時可自動切斷電源和報警?！蔽业V原來使用的超溫報警裝置為WMZK-02型溫度指示控制儀，經常性發生誤報及無溫度指示的情況。為提高風包溫度監控的可靠性及職能化水平，對風包溫度監控系統進行重新改造設計。

1 系統結構

系統由三菱Fx-2N系列PLC、三菱模擬量模塊FX2N-4DA、溫度采集模塊R-8034、開關電源、數字顯示電路、指示及顯示設定電路、溫度傳感器熱電阻等構成。

系統以PLC作為主控器，通過RS485與溫度采集模塊R-8033進行通信，把采集到的各風包溫度傳輸到主控器。在PLC內部通過與設定好的上限溫度進行比較，進而作出是否超溫的判斷，以作出是否發出停機的命令。同時設定顯示電路把指定的溫度顯示在數字顯示屏上。每天進行實驗時可以通過，實驗按鈕進行風包超溫實驗。同時本系統留有數據上傳接口可通過PLC的RS422接口把溫度及報警信息上傳上位機。

2 硬件電路設計

2.1 可編程控制器（PLC）的優點

1）編程方法簡單易用。

2）功能強，性能價格比高。

3）硬件配套齊全，用戶使用方便。

4）無觸點免配線，抗干擾能力強。

5）系統的設計、安裝、調試量少。

6）維修工作量少，維修方便。

7）體積小，能耗低。

2.2 溫度采集模塊的應用

R-8033是38路模擬量熱電阻輸入模塊。分辨率為24位，熱電阻類型可設定為PT100、Cu50、Cu100，本設計選用PT100。

由于R-8033溫度采集模塊采用RS-485通訊方式，可遠距離通訊，系統所有模塊只需要用一條通訊線進行連接，具有高通訊速率，高采樣分辨率，智能化、光電隔離、強抗干擾和雙看門狗設計，使系統的可靠性增強，數據高速I/O成為可能，軟件開發也較為容易。

系統可根據測量的溫度點數任意增減模塊數量，配置靈活，端子可插拔，采用導軌式安裝，施工維護及其方便。

2.3 可編程控制器模擬模塊FX2N-4DA

模擬量輸出模塊（D/A模塊）是將PLC處理后的數字信號轉換成相應的模擬信號輸出，以滿足生產過程現場連續控制信號的需求。模擬信號輸出接口一般由光電隔離、D/A轉換、信號驅動等環節組成。FX2N-4DA是一種4通道模擬量輸出模塊。在本設計中通過PLC控制FX2N-4DA輸出相應的模擬量輸出到數字顯示電路，以顯示相應的溫度。

2.4 數字顯示電路的設計

基于ICL7107數字電壓表的設計的設計，ICL7107是目前廣泛應用于數字測量系統是一種集三位半轉換器段驅動器位驅動器于一體的大規模集成電路，ICL7107是目前廣泛應用于數字測量系統的一種31/2位A/D轉換器，能夠直接驅動共陽極數字顯示器，夠成數字電壓表，此電路簡潔完整，ICL7107是目前廣泛應用于數字測量系統是一種集三位半轉換器段驅動器、位驅動器于一體的大規模集成電路，主要用于對不同電壓的測量和許多工程上的應用，調頻接口電路，它采用的是雙積分原理完成A/D轉換，全部轉換電路用CMOS大規模集成電路設計。應用了ICL7107芯片數碼管顯示器等，芯片第一腳是供電，正確電壓時DC5V，連接好電源把所需要測量的物品連接在表的兩個端口，可在顯示器看到所需要結果。

主要有ICL7107和共陽極半導體數碼管LED組成。特點是：能夠直接驅動共陽極的LED顯示器，不需要外加驅動原件，使整機線路簡化；采用+5V和-5V兩組電源供電；LED屬于電池控制原件，芯片本身功耗較?。伙@示亮度較高。

3 傳感器的選擇及安裝

3.1 溫度傳感器選擇

鉑電阻溫度傳感器是利用其電阻和溫度成一定函數關系而制成的溫度傳感器，由于其測量準確度高，測量范圍大，復現性和穩定性好，被廣泛應用于中溫（-200℃-650℃）范圍的溫度測量中。PT100是一種廣泛應用的測溫元件，在-50℃-600℃范圍內具有其他任何傳感器無可比擬的優勢，包括高精度，穩定性好，抗干擾能力強等。

3.2 溫度傳感器安裝及其位置選擇

插入管的內半徑是根據所選擇的溫度傳感元件而定的。一般可直接選購-200―600℃的PT100傳感器。溫度傳感器和溫度傳感器套管通過螺紋連接，接觸面通過耐溫密封圈密封，安裝在風包上預留的壓力表位置，從而避免了一切傷害風包的因素。插入管的壁厚與風包的厚壁之比直接影響到可靠性。當插入管厚壁大于或等于容器壁時，在開孔直徑相同的情況下，開孔邊緣的最大應力與殼體的基本應力之比最小，亦應力集中系數最小。所以，應盡可能選用厚壁較厚的鋼管。

4 系統程序設計

4.1 系統控制程序的設計

設計PLC控制系統的一般步驟：

1）根據生產的工藝過程分析控制要求；

2）根據控制要求確定所需的用戶輸入、輸出設備。據此確定PLC的I/O點數；

3）選擇PLC；

4）分配PLC的I/O點，設計I/O連接圖。這一步可結合第2步進行；

5）進行PLC程序設計，同時可進行控制臺的設計和現場施工。

4.2 系統通信程序設計

PLC通過其RS-485接口與溫度采集模塊R-8033相連，當R-8033接收到PLC命令后，將其轉化為采集模塊的操作命令，并將執行的結果打包回傳給PLC，作為PLC控制的依據。要實現PLC對R-8033的通訊控制，必須對PLC進行編程；通過程序實現PLC對采集模塊數據的采集。PLC程序首先應完成FX2N-485BD通訊適配器的初始化、控制命令字的組合、代碼轉換和R-8033應答數據的處理工作。R-8033通訊命令結構：

命令格式：（Leading）（Address）（Coommand）（CHK）（cr）

響應格式：（Leading）（Address）（Data）（CHK）（cr）

[CHK]2字符檢驗

[cr]命令結束符，字符返回（0x0D）

通過在PLC內編制格式的命令程序以實現數據的寫入與讀出。

5 結語

本設計主要用應用PLC來監控空氣壓縮機風包溫度，實時觀測系統的運行狀況，以便用戶隨時了解系統信息。整個系統自動化水平比較高采用PLC控制和數據通訊技術監控大大減少了人力物力，對于溫度的變化能很快的做出反應，輸出報警，停止空壓機運行。

篇8

關鍵詞：FPGA；VHDL；功能仿真；綜合；布局布線

中圖分類號：TM13 文獻標識碼：A 文章編號：1007-9416（2017）02-0111-03

1 引言

當前的FPGA設計流程一般都是通過EDA[1]開發軟件和編程工具對FPGA芯片進行開發，開發流程通常包括電路設計與輸入、功能仿真、綜合優化、綜合后仿真、實現與布局布線、時序仿真、板級仿真與驗證、調試與加載配置等主要步驟[2]。其中每個步驟所采用的EDA工具都不盡相同。

由于功能仿真的工具和綜合布局布線的工具不同，本文從一個功能仿真與綜合布局布線結果不一致的例子引出了對VHDL代碼中可能引起功能仿真結果不正確的原因的分析。

2 功能仿真、綜合、布局布線的基本目的和常用工具

功能仿真又叫邏輯仿真，是指在不考慮器件延時和布線延時的理想情況下對源代碼進行邏輯功能的驗證[3]。功能仿真的主要目的是確定一個設計是否實現了預定的功能或設計意圖，分析電路的邏輯關系的正確性[4]，由于仿真速度快，可以根據需要觀察電路輸入輸出端口和電路內部任意信號和寄存器的波形，因此功能仿真是設計過程中不可缺少的步驟。目前功能仿真常用的EDA工具為Mentor公司Modelsim/QuestaSim、Sysnopsys公司的VCS和Cadence公司的NC等軟件。

綜合是將RTL級的行為描述轉化為使用門級單元的結構描述[5]即網表。網表文件主要記錄的是所用工藝庫門級單元之間的互連關系（即門級結構）。而布局布線則是對網表中的每一個門級單元在器件中定位（布局） ， 并使用器件內的連線資源按照網表中的連接關系連接起來（布線）的操作[4]。因為綜合和布局布線將軟件設計與硬件的可實現性掛鉤，是將軟件轉化為硬件電路的關鍵步驟[6]。由于綜合和布局布線與FPGA底層資源關系緊密，根據采用的芯片不同，一般設計人員采用各個FPGA廠家自己推出的綜合開發工具。

3 功能仿真結果與實際功能不一致案例

在對某個采用VHDL編寫的FPGA設計進行功能仿真和硬件調試中發現兩者結果不一致的情況。分析結果發現硬件功能與設計意圖一致，而功能仿真發生錯誤。設計代碼可簡化如圖1。

根據代碼分析設計意圖為：時鐘信號CLKA在該設計中進行了被賦值給了sys_clk信號，即將信號CLKA重命名為sys_clk，用重命名后的時鐘信號sys_clk對Gate信號進行延遲1個時鐘周期產生信號Gate_r。而使用VCS仿真結果如圖2所示。

用sys_clk信號對時鐘CLKA信號產生的Gate信號進行延遲時，仿真器顯示Gate_r與Gate信號波形一致；同時將Gate信號進行賦值，則Gate_wr信號為Gate_w延遲1個時鐘，與設計意圖不一致。

4 不一致原因分析

分析代碼發現，由于在設計中對時鐘信號進行了賦值（重命名），導致該時鐘產生的信號用賦值后的時鐘進行延時處理時，第一個節拍的延遲未起作用，仿真的信號比實際信號在該處提前一個時鐘周期跳變，仿真功能與實際設計不一致。

我們試用Modelsim仿真發現，仿真結果與VCS仿真結果一致（圖3）。根據VHDL信號語法特性結合仿真器工作原理分析如下：

（1）在VHDL中，在進程（process）外的信號賦值有一定的延時[7]，在仿真是對應于在等式右邊的信號值跳變后的delta時間后；

（2）在進程（process）內信號的賦值在進程結束時起作用[8]；

（3）仿真中，時鐘上升沿判斷后也會產生一個delta時間；

（4）仿真中，進程（process）內信號的時鐘邊沿賦值是將時鐘信號跳變時刻等式右側的信號值在時鐘跳變后的delta時間賦值給左側的被賦值信號；

打開仿真器的List信號分析信號跳變過程（圖4），針對圖2的設計代碼分析如下，

（1）CLKA的跳變產生了第一個delta時間（420ns + 1）；

（2）由于代碼中的賦值語句“sys_clk

（3）而process 中的時鐘邊沿賦值Gate

（4）對于process 中的時鐘邊沿賦值Gate_r

盡管Gate_r的跳變晚于Gate，但僅晚了一個delta時間，不占用仿真時間，所以導致了從波形仿真Y果看Gate_r與Gate同時跳變的現象。

而對以上代碼使用芯片廠商開發工具進行綜合和布局布線，很顯然，Gate_r在時鐘sys_clk的賦值將被綜合成觸發器（如圖5），sys_clk的賦值（重命名）將被綜合成線連接，sys_clk等同于CLKA。從硬件實現看，Gate_r實際布局布線后將晚于Gate一個時鐘周期而不是一個仿真用的delta時間。因此，功能仿真結果和布局布線后實際功能不一致。

5 糾正措施分析

根據上面的機理分析，對于本段代碼，以下兩個方法均可以使得功能仿真與設計一致：

方法一：將設計中的Gate_r的賦值條件由sys_clk改為CLKA時，仿真結果與預期結果一致，再次觀察Modelsim信List，可見由于少了時鐘賦值語句，420ns處未出現420 +3時刻，Gate_r的賦值發生在時鐘信號CLK從0跳變為1且Gate=1（460ns + 1）時刻后的delta時間（460ns +2），功能與設計一致。

方法二：對Gate信號也同時進行一次賦值產生Gate_w信號，在process中依然將該信號用sys_clk上升沿采樣賦值，則Gate_wr信號為Gate信號延遲一個時鐘周期。仿真波形如圖5所示，觀察仿真器的信號List，可以發現，仿真過程和上一種改法是不一致的。仿真器依然產生了420ns +3時刻，但由于Gate_w信號的跳變在420 +3時刻發生，Gate_wr信號的跳變依然晚于Gate信號一個時鐘周期，在460 +3時跳變，因此仿真結果與設計實際要求一致。

6 結語

根據VHDL中對于信號賦值的延時特性，仿真器的原理嚴格按照VHDL語法進行，而廠商的綜合布局布線工具卻更加考慮到底層電路的特性。因此在基于VHDL的FPGA設計中，對時鐘信號的賦值在因為VHDL語法種信號賦值特性的原因可能會造成仿真器的解析與期望不一致的情況。經測試，這種解析方式為仿真器EDA廠商的一致做法，我們利用手上多個版本的VCS和Modelsim均無法避免這種現象的發生。同時，由于verilog語法中，進程外的信號賦值僅相當于重命名操作，不存在延時，故此類問題在verilog的仿真中不會出現。

對于FPGA設計人員，在VHDL設計中應特別注意避免對時鐘信號的賦值操作，以免出現為了功能仿真的結果正確性改動代碼后導致實際功能錯誤的情況。

在FPGA的驗證工作中，由于沒有有效的自動檢測手段，在分析VHDL代碼時，驗證人員也應重點注意設計代碼中有沒有對時鐘賦值操作，以及該操作會不會影響功能仿真結果，避免漏測問題或者誤測問題，必要時進行綜合后仿真或布局布線后仿真對功能仿真結果進行確認。

參考文獻

[1]梁麗.EDA技術在現代電子設計中的應用研[J].科技創新與應用，2016（35），66-67.

[2]蔣昊，李哲英.基于多種EDA工具的FPGA設計流程[J].微計算機信息，2007，23（11-2）：201-203.

[3]戚新宇.基于FPGA 設計的功能仿真和時序仿真[J].航空電子技術，2005，36（03）：51-54.

[4]程耀林.FPGA的系統設計方法解析[J].電子技術，2005（19）：91-93.

[5]楊之廉，申明.超大規模集成電路設計方法學導論[M].北京：清華大學出版社，2000.

[6]潘松.電子設計自動化（EDA）技術及其應用（一）[J].電子與自動化，2000（1）：52-55.

篇9

關鍵詞：PIC單片機 低功耗設計 電話遠程控制器 待機

引言

20世紀90年代以來，隨著集成電路特征線寬的持續縮小以及芯片密度和工作頻率的相應增加，降低功耗已經成為亞微米和深亞微米超大規模集成電路設計中的一個主要考慮因素。功耗的增加會帶來一系列問題，例如電路參數漂移、可靠性下降、芯片封裝成本增加等。因此，系統的功耗在整個系統設計中，尤其是在采用電池供電的系統中顯得十分重要。

Microchip公司PIC系列的單片機為設計高性能、低功耗的單片機系統提供了很好的解決方案。下面從低功耗設計方法及具體例子來介紹PIC單片機低功耗應用。

1 低功耗設計方法

為使系統工作在低功耗狀態，必須正確設置單片機的配置及工作方式。下面結合最常用的PIC12、PIC16等單片機介紹低功耗系統的設計方法。

1.1 基本設計方法

有許多技術可以降低系統的功耗，最常用的是Sleep模式。程序執行一條SLEEP指令，便進入了休眠（Sleep）模式。要Sleep模式下，晶振停止振蕩，而此時單片機在3V電源條件下，只有1μA的電流。系統工作時，單片機可以采用看門狗或外部事件周期性地喚醒單片機，利用電子開關為系統提供電源，以減少系統待機功耗，延長電池使用時間。

單片機的工作頻率和功耗的關系也很大，頻率越高，功耗越大。在采用32kHz晶振、3V工作電壓時，PIC12、PIC16等系列單片機的典型工作電流只有15μA；而采用4MHz晶振、5V工作電壓時，單片機的典型工作電流達到幾mA。在許多低功耗的場合，采用低速晶振實現低功耗非常有效。如果單片機采用RC振蕩，還可以通過I/O口的操作改變振蕩電阻，從而改變單片機工作頻率，達到節能的目的。如圖1所示，1個I/O引腳可以在等待狀態下將并聯電阻R1去掉，降低單片機工作頻率。當單片機需要工作時，可將I/O引腳設置為輸出并輸出高電平，從而提高振蕩頻率。

1.2 振蕩電路設計

在單片機系統設計中，振蕩電路的設計是十分重要的一個環節。PIC系列單片機的典型振蕩電路如圖2所示。

一般情況下，設計人員按照廠家給出的參數表進行選擇。如果系統能夠正常工作，也就不再進行改進了。其實，這是不合適的。因為Microchip的單片機根據型號和版本的不同，工作電壓在直流2.5～5.5V的范圍內，汽車級溫度可以在-40～-125℃范圍內，而參數表中只給出了有限的幾種情況，實際環境參數會對振蕩電路的性能產生很大的影響。如高溫、低電壓可減小振蕩環路增益，而從降低振蕩頻率或者難以啟動；低溫、高電壓可以使環路增益變大，從而使晶振過驅動，產生損壞的潛在危險或者振蕩電路工作的高次諧波頻率上升，加大系統功耗。因此，如何正確設計系統的振蕩電路十分必要。對于PIC系列單片機，一般的設計步驟如下：

①選擇晶振。根據系統需要的振蕩頻率進行晶振的選擇。此外，晶振的工作溫度和頻率穩定度也是十分重要的指標。

②選擇振蕩器類型。PIC系列單片機有RC、LP、XT、HS等振蕩模式。除RC模式外，振蕩模式的選擇實際上就是環路增益的選擇。低增益對應低振蕩頻率，高增益對應高振蕩頻率。一般根據實際需要的工作頻率可參考數據手冊來選擇。

③選擇C1、C2。理想的情況是，保證系統在高溫和最低工作電壓下能夠正常工作，使得電容在數據手冊推薦的范圍內最小。同時選擇C2比C1大一些以加大相移，使其有利于振蕩電路的上電啟動。

④選擇Rs。在以上參數都已經選定后需要決定Rs的大小。簡單的辦法是讓系統工作在最低溫度和最大電壓情況下，此時得到的應該是時鐘電路最大輸出幅度。用示波器觀察引腳OSC2的輸出波形（注意，示波器的探頭將給電路引入一個電容，一般為幾pF），如果發現正弦波的峰（接收Vdd處）和谷（接收Vss處）被削平或壓扁，說明驅動過載，需要在OSC2和C2間加入1個電阻Rs，一般1kΩ左右或小于1kΩ。Rs不宜過大，過大將使得輸入和輸出產生隔離，從而產生較大的噪聲。當發現需要一個較大的Rs才能消除過驅動時，可以增加負載電容C2來補償。C2一般選擇在15～33pF之間。

系統振蕩電路的設計對系統的穩定性、功耗等影響很大。一般情況下，系統從Sleep狀態下喚醒時，振蕩電路最難啟動（尤其系統工作在高溫、低壓、低頻的情況下）。此時，電阻Rs有利于振蕩電路的啟動，因為廉價的碳膜電阻容易產生白噪聲，從而幫助電路起振。此外，選擇C2稍大于C1以增大相移，也有利于電路起振。

2 具體應用例子

2.1 系統組成及框圖

系統主要由PIC單片機、雙音頻解碼拔號電路、語音集成電路、接口電路、Vcc電源控制電路、射頻發射電路和EEPROM組成，可完成對家用電器的控制和對報警求援語音信息的自動傳送，如圖3所示。

2.2 控制器工作方式

*當與控制器相串聞的電話機（以下稱為本地機）處于摘機時，電話線輸入電壓發生變化，引起CD40106的2腳輸出電平變化，輸入到CPU的RB0端口產生中斷信號，喚醒CPU，控制器進入工作狀態。通過本地機的拔號盤對控制器的各種功能進行控制。如控制電視、音響、照明燈等電器電源的開關。

*當控制器接收到振鈴信號時，CD40106的4腳輸出電平變化，輸入CPU的RB6端口產生中斷信號，喚醒CPU進入工作狀態，并對振鈴信號進行計數；達到設定鈴聲數后，使控制器進入電話接收狀態，開始接收遠程傳輸DTMF信號，經MT8880解調得到的信號通過IRQ向單片機發出中斷信號，將數據存入寄存器，經CPU運行，對控制器的各種功能進行控制。

*當控制器作為報警器，并處于警備狀態時，報警探頭時刻檢測防范區域的情況；當探頭向控制器發出警情信息，輸入CPU的RB5中斷產生信號，控制器進入工作狀態，從EEPROM芯片讀出預先設置的報警電話號碼，經MT8880轉換為DTMF信號，自動撥號，以語音形式將信息傳送給用戶或直接報警。

2.3 應用電路

（1）電話接口電路

電話機與控制器采用控制器在前，電話機在后的串聯方式，可實現電話機對控制器各種功能的控制。接口電路由過壓保護電路、極性轉換電路和中斷請求電路組成，如圖4所示。

①過壓保護電路。在電話線回路上加入了一個壓敏電阻R，它的作用是當它兩端的電壓大于其工作電壓時呈短路狀態，從而保護后級電路免受高壓危害。當加到它的兩端的電壓小于其工作電壓，壓敏電阻呈開路狀態，對后級電路的工作沒有任何影響。在本設計中，壓敏電阻的工作電壓為220V。

②極性轉換電路。由于在電話線上傳輸的是交流信號，為了使信號的極性固定，在電路中加入電橋，進行全波整流。

③中斷請求電路。為延長電池工作時間，CPU在待機時處于休眠的省電狀態，在實現遠程電話機和本地機對控制器功能控制時，由中斷請求電路將CPU喚醒。

（2）語音電路

語音電路如圖5所示。它以ISD4000語音芯片為核心，主要是存儲報警語音，輸出經功率放大后傳送到電話線上。

（3）MT8880與PIC單片機的接口電路

MT8880是Mitel公司的DTMF收發器，具有功能強、功耗低、工作穩定、可靠等性高優點，因此在DTMF信號調制的場合得到了廣泛的應用。MT8880與PIC單片機的接口電路如圖6所示。

①MT8880與單片機的接口電路。D0～D3為4根數據線，MT8880對經過前置處理的DTMF信號進行解調，將解調得的信號存入片內寄存器中，并通過IRQ向單片機發出中斷信號。單片機相應中斷請求后，在R、W、RS0、RD的控制下，通過D0～D3讀出解調出的數據。

②DTMF信號放大電路。當微處理器將要發送的DTMF數據寫入MT8880相應的寄存器時，MT8880從TONE引腳發出DTMF信號，信號經過放大電路放大后，送往變壓器進行電壓變化。

3 程序設計

程序在運行時：①為電器控制器，若是遠程電話機對控制器進行操作，是根據電話的振鈴聲數來判斷；若本地電話機對控制器進行操作，是根據本地電話機的摘機情況來判斷。②為報警器，報警探頭隨時檢測到警情并發出信號給控制器，而控制器則是根據用戶的設置情況，是處于警備與否來判斷是否拔出報警電話。圖7是程序流程圖。轉貼于

下面主要介紹初始化程序、MT8880設置子程序和DTMF信號發送以及接收子程序。

；初始化寄存器

F0 EQU 0H

RTCC EQU 01H

PC EQU 02H

STATUS EQU 03H

FSR EQU 04H

RA EQU 05H

RB EQU 06H

RC EQU 07H

RD EQU 08H

RE EQU 09H

TRISA EQU 85H

TRISB EQU 86H

TRISC EQU 87H

TRISD EQU 88H

TRISE EQU 89H

DAIFS EQU 0X50；待發送的數據放在50開始的區域

RECE EQU 0X21

SEND EQU 0X22

DAIJS EQU 0X40 ；數據暫存在從40H開始的區域

；MT8880設置子程序

；置MT8880為DTMF接收狀態

R8880：MOVLW0X0D

MOVWF REVE ；寫控制寄存器A（接收模式）

MOVLW 0X00

MOVWF REVE ；寫控制寄存器B（突發模式）

REIURN

；置MT8880為DTMF接收狀態

T8880：MOVLW 0X0F

MOVWF SEND；寫控制寄存器A（發送模式）

MOVLW 0X00

MOVWF SEND；寫控制寄存器B（突發模式）

RETURN

；DTMF發送子程序

TELEPHON：CALL T8880 ；設置為發送模式

LOOP：MOVF DAIFS，0 ；拔號

MOVLW SEND

INCF DAIFS，1 ；檢查是否發送結束

LL1：BTFSS SEND，1

GOTO LL1 ；已經發送完畢

CALL DELAY200 ；延時200ms

DECF DATALENGTH

GOTO LOOP ；發送完畢

RETURN

；DTMF接收子程序

RECEIVE：CALL R8880 ；設置為接收模式

RWT：MOVF DJIJS，0

MOVLW REVE

BTFSS REVE，2

GOTO RWT ；查詢是否收到數據

MOVLW REVE

ANDLW 0XOF

MOVF REVE

INCF DAIJS，1

DECE DATALENGTH

RETURN

篇10

摘 要:為了解決差分能量攻擊(DPA)中的樣本選取問題，提出了一套樣本選取方法。方法從所使用的實驗平臺出發，通過理論分析提出樣本選取方式和數量，然后進行實驗驗證。以AES算法為例，分別進行了仿真實驗和實測實驗，驗證了所提出的選取方法的準確性。結果表明，仿真攻擊的明文樣本應該按順序取，數量為一個全排列，而實測攻擊應該直接采用大量隨機數，兩者對明文樣本的要求存在較大差別。

關鍵詞:差分能量攻擊；樣本選?。还那€；高級加密標準

中圖分類號: TN492；TP309.2 文獻標志碼:A

Abstract: To resolve the problem with selecting the samples in the Differential Power Attack (DPA), this paper proposed a set of samples selection method. Based on the given experimental platform, the mode and amount of samples selection were proposed through theoretical analysis, and then were validated by experiments. For Advanced Encryption Standard (AES), this paper put forward the samples selection methods for simulation test and practical experimentation, and proved that the proposed method was right. The results show that the simulation sample plaintext attack should be taken in sequence, with the quantity of a full array. And the attack should be measured directly using a large number of random numbers. There is a big difference in the explicit requirements of the sample.

Key words: Differential Power Attack (DPA); samples selection; power trace; Advanced Encryption Standard (AES)

0 引言

能量攻擊是應用最為廣泛且最具威脅的旁道攻擊技術之一，其基本思想是通過分析密碼設備的能量消耗獲得其密鑰。自Kocher等于1998年提出能量攻擊概念［1］，并對DES（Data Encryption Standard）算法的硬件實現進行實際的攻擊，該方法幾乎被應用于所有的分組密碼的硬件實現，并涌現出了大量的研究成果［2］。由于差分能量攻擊（Differential Power Attack, DPA）者幾乎不用知道除了算法之外的任何信息，非常有效且攻擊所需的硬件資源很小，DPA成為最廣泛的能量分析攻擊方法。

雖然現有的差分能量攻擊文獻很多，但是其中對樣本選取問題的討論卻很少。不考慮時間隨機化［3］、功耗平衡［4］、掩碼［5］等加防御措施的情況，本文以目前廣泛使用的AES算法為例，對分組密碼算法差分能量攻擊過程中樣本選取問題進行研究，經過對比分析實驗結果，分別提出了針對仿真驗證和實測驗證的樣本選取方法。

1 差分能量攻擊原理

DPA攻擊利用密碼設備能量消耗的數據依賴性，使用大量的功耗曲線來分析固定時刻設備的能量消耗，并將其作為被處理數據的函數。通常，DPA攻擊需要經過以下幾個步驟：首先，選擇所執行算法的某個中間值作為區分函數并計算區分函數值；其次，測量密碼設備在加解密不同數據時的能量消耗；最后是分析處理數據。差分功耗計算公式如式(1)所示：

Tj=∑mi=1［DijPi］∑mi=1Dij-∑mi=1［(1-Dij)Pi］∑mi=1(1-Dij)(1)

其中：Dij表示第i個明文與第j個猜測密鑰運算得到的區分函數值；Pi表示第i個明文加密時的功耗值；Tj表示第j個猜測密鑰的差分功耗，它由Dij=1的功耗集合的均值減去的功耗集合的均值得到。

本文以S盒輸出某一位的漢明重量作為區分函數進行分析，下面的數據均是以此為基礎進行分析得到的。

2 差分能量攻擊樣本選取方法

仿真驗證是利用功耗仿真軟件（primepower）得出功耗值，而實測則是通過示波器采集實際的功耗值。由于primepower得出的功耗是一段時間內的平均功耗，且沒有考慮噪聲，不能精確反映密碼芯片實際的工作情況。對實測得到的功耗曲線，可以得到密碼設備加解密運算時段的功耗。因此，雖然仿真驗證簡單易行，卻不能代替實測驗證。

2.1 仿真驗證中的樣本選取方法

仿真驗證過程如圖1所示，分兩個方面。一方面通過編寫modelsim測試程序，求出區分函數值。另一方面是利用軟件計算功耗，具體為：首先編寫硬件代碼，通過DesignCompiler將其綜合成門級網表；其次利用NCverilog對綜合后的門級網表進行仿真產生.vcd文件，最后采用primepower計算出功耗；最后，按式（1）進行數據分析。

對于分組密碼算法，以S盒為單位采取分段攻擊，比如AES，其S盒輸入和輸出均是8位，因此其一次攻擊的密鑰猜測空間為28即256。有如下定義：稱密鑰猜測空間為一個攻擊樣本數的單位，即單位樣本數，記為N。以AES密碼算法為例，N=256。

為了得到仿真驗證樣本選取方法，包括樣本選取方式和樣本選取數量，本例對AES第一個S盒進行攻擊，采用漢明重量模型，區分函數為S盒輸出第三位，實際密鑰值為8′ha5。

1)選取樣本方式。

為了找到正確的樣本選取方式，分別采用隨機數和順序排列明文作為樣本進行攻擊。

當所采用的明文樣本為隨機數的時候，利用primepower得到的功耗值總是少于樣本數，區分函數值與功耗值不能對齊，產生失調，導致實驗無法進行。通過分析，發現在出現連續相同明文的情況時，primepower只給出一個功耗值。當采用順序排列明文時，可以有效解決功耗值丟失的問題。因此，仿真驗證中的明文樣本應該采用順序排列形式。

2)選取樣本數量。

由于仿真驗證的功耗是利用軟件進行模擬得到的理想化的結果，不需要考慮噪聲的問題，因此可以得出推論：仿真驗證所需用的樣本數量不大。下面給出此推論的證明。

證明 令明文為plain，密鑰key，有：

Dij=Sbox1(plainikeyj)

其中Sbox1表示第一個S盒的置換操作。所給樣本為順序排列，即plaini=plaini+N,故有：

Dij=D(i+N)jPij=P(i+N)j（2）

對樣本量為N和2N，由式（1），分別有：

Tj=∑Ni=1［DijPi］∑Ni=1Dij-∑Ni=1［(1-Dij)Pi］∑Ni=1(1-Dij)

Tn=∑2Nm=1［DmnPm］∑2Nm=1Dmn-∑2Nm=1［(1-Dmn)Pm］∑2Nm=1(1-Dmn)

由式（2），易知當m=j時，有：

∑2Nm=1［DmnPm］=2∑Ni=1［DijPi］

∑2Nm=1Dmn=2∑Ni=1Dij

∑2Nm=1［(1-Dmn)Pm］=2∑Ni=1［(1-Dij)Pi］

∑2Nm=1(1-Dmn)=2∑Ni=1(1-Dij)

即Ti=Tm。證畢。

從證明過程可以看出，由于明文樣本是順序排列循環使用，在相同條件下，仿真得到的差分功耗值也是一個循環。

按照圖1所示驗證過程，分別采用N個明文樣本和2N個明文樣本進行仿真驗證，圖2為攻擊結果。

其中橫軸為猜測密鑰值，縱軸為差分功耗值。樣本量為N和2N時的攻擊結果完全相同，這里只給出一個圖表。此結果說明，攻擊所需樣本數量有一個臨界值，即為N。

下面對差分功耗值的循環出現進行實驗驗證，給出一個更加直觀的結果。

取不同數量的明文樣本（50,100,150,200,N,300,150+N，400，2N，550）分別進行攻擊，將結果集中在一個Excel表格中，導入Matlab，進行數據可視化處理，得結果如圖3所示，其中橫軸為樣本量，縱軸為差分功耗值，粗線標記出的為對應正確猜測密鑰的曲線。

可以看出，樣本量小于150時沒有攻擊出正確結果，錯誤猜測密鑰的差分功耗大于正確猜測密鑰的差分功耗，出現了“假峰”即“ghost peak”［6］，而樣本量為（150+N）時得出了正確結果，這說明樣本數量太少不會得出正確結果。同時，與樣本量為N時相比，樣本量為（150+N）時雖然攻擊出了正確結果，但是正確密鑰的差分功耗與次高的差分功耗之間的差值不如樣本量為N時大，其效果比不上樣本量為N時的情況?？梢姡瑢τ诜抡骝炞C來說，適當的增加樣本量是必要的，但并不是樣本越多效果就越好。

綜上所述，對于仿真驗證來說，由于功耗仿真軟件對連續相同明文輸入只給出一個功耗值，明文樣本應該采用順序排列形式，避免功耗與區分函數值失調；樣本數量方面，一個單位即可，如果沒有攻擊出正確結果，應更換區分函數。

2.2 實測驗證的樣本選取與功耗采集方法

實測驗證和仿真驗證最大的區別就在于功耗的來源不同。對密碼芯片進行實際攻擊的時候，在芯片的電源和地之間串接一個小電阻（典型值5Ω），通過示波器采集電阻兩端的電壓值進行分析。示波器對每一組明文樣本的加解密運算過程中產生的功耗都有采集，因此明文樣本可以直接采用隨機數，不必擔心功耗值丟失發生失調。

理論上，實測驗證采集的功耗比仿真驗證過程中軟件模擬出的功耗更加接近實際，攻擊出正確密鑰所需的樣本數量應該少于后者。但是由于實際測量過程中存在噪聲，相比微小的差分功耗，噪聲的干擾是很嚴重的，以至于在樣本量不大的情況下，攻擊不出正確密鑰。因此，實際的攻擊需要大量的明文樣本。

1)功耗曲線統計特征。

密碼芯片執行密碼算法時產生的功耗，可以簡單地用式(3)表示：

Ptotal=Pexp+Pnoise（3）

其中：Ptotal為總功耗，Pexp為可利用的功耗，Pnoise為噪聲功耗。

Mangard等對相同明文進行反復加密運算，對功耗曲線進行統計分析［7］，得出結論：功耗曲線中的點服從正態分布，即：

Pexp～N(μ,σ1)Pnoise～N(0,σ1)（4）

從式(4)可以看出，噪聲功耗服從均值為0的正態分布，加密運算產生的功耗則服從均值為μ的正態分布。因此，對于每一個明文樣本，可以在密碼芯片中進行重復運算，記錄多條功耗曲線，接著計算其均值，這樣做可以盡量消除噪聲帶來的影響，使運算功耗更加接近均值μ。

2)信噪比對功耗曲線中樣本點的影響。

信噪比（SignaltoNoise Ratio, SNR）指的是一次測量中信號分量和噪聲分量的比值，定義為：

SNR=Var(signal)Var(noise)

本文所進行的能量攻擊中，Pexp對應信號分量，是能量消耗中可以利用的分量，也是能量消耗中唯一包含對攻擊者有用信息的分量；Pnoise對應噪聲分量，為包含電子噪聲和轉換噪聲的全部噪聲。由上面信噪比的定義，有：

SNR=Var(Pexp)Var(Pnoise)（5）

顯然，SNR越高，從噪聲中識別出Pexp就越容易，此時可利用的信息就越多［8］。因此，對示波器采集到的功耗曲線，應該取運算過程中產生功耗尖峰時刻附近的點作為功耗樣本。

3)樣本選取方法及實驗驗證。

由上面分析可知，樣本選取可以有兩種方法：一種是對若干組相同明文進行重復加密求均值；另一種則是直接采用大量隨機明文。但是對于差分能量攻擊來說，參看式（1），可以發現在數據處理分析階段做了大量的求和平均，因此第一種方法不會有更好的攻擊效果。下面通過對實驗結果進行比較，來確定正確的樣本選取方法。

對基于FPGA實現的AES算法的第一個S盒進行攻擊，明文樣本分別是5000組隨機數,10000組隨機數,20×500組隨機數（同一明文進行20次重復運算，共500組）。

圖4分別是樣本為5000組隨機數、10000組隨機數時的攻擊結果，圖中標記出的為對應正確猜測密鑰的曲線，此時區分函數為S盒第五位輸出的漢明重量［9］。

圖4中橫軸表示采樣點，縱軸表示差分功耗，加粗標示的為正確密鑰對應的差分功耗曲線，可見樣本量為5000和10000時均能辨別出正確密鑰，而且后者效果更加明顯。

圖5為相同明文重復加密取均值時的攻擊結果，其中加粗線條表示的為正確密鑰對應的差分功耗曲線。，其中標記出的為對應正確猜測密鑰的曲線。橫軸表示采樣點，縱軸表示差分功耗由圖5可知，正確密鑰對應的差分功耗曲線并不是最高尖峰，即沒有攻擊出正確結果。由此可以得出結論，相同樣本數量的情況下，進行功耗平均化處理的效果不如直接采用大量隨機明文時的攻擊效果。所以，樣本應該直接選取大量隨機數。

3 結語

本文提出了分組密碼差分能量攻擊仿真驗證和實測驗證的樣本選取方法，并通過實驗進行了證實。結果表明，仿真驗證中的樣本應該是以順序排列的形式給出，數量為一個單位數；實測驗證中樣本應直接選用隨機數，而不是采用若干組相同明文。實測驗證樣本數量的確定要考慮很多因素，與算法本身也有很大關系，現有文獻關于這方面的研究很少，且都是基于信噪比［11-12］進行分析的。所以，如何確定實測驗證中的樣本數量，將成為下一步將要研究的重點。

參考文獻:

[1]

KOCHER P, JAFFE J, JUN B. Differential power analysis ［C］// Advances in Cryptology-CRYPTO99, LNCS 1666. Berlin: SpringerVerlag, 1999: 388-397.

[2]

STANDAERT FX, MALKIN T G, YUNG M. A unified framework for the analysis of sidechannel key recovery attacks ［C］// EUROCRYPT09: Proceedings of the 28th Annual International Conference on Advances in Cryptology: The Theory and Applications of Cryptographic Techniques, LNCS 5479. Berlin: SpringerVerlag, 2009: 443-461.

[3]

REN FANG, YAN YINGJIAN, FU XIAOBING. Design of differential power analysis resistant crypto chip based on time randomization ［J］. Journal of Electronics (CHINA), 2010, 27(2): 237-242.

[4]

曾永紅，葉旭明.抗差分功耗分析攻擊的AES S盒電路設計［J］.計算機工程，2010，36(9):20-22.

[5]

劉海清，陸洪毅，童元滿.基于隨機掩碼的AES算法抗DPA攻擊硬件實現［J］.信息網絡安全，2008(11):51-54.

[6]

GUILLEY S, HOOGVORST P, PACALET R. Differential power analysis model and some results ［C］// Smart Card Research and Advanced Applications VI, IFIP 18th World Computer Congress, TC8/WG8.8 & TC11/WG11.2 Sixth International Conference on Smart Card Research and Advanced Applications. Norwell: Kluwer Academic Publishers, 2004: 127-142.

[7]

MANGARD S, OSWALD E, POPP T.能量分析攻擊［M］.馮登國,周永彬,劉繼業,等譯.北京：科學出版社，2010:50-55.

[8]

LE T H, CLEDIERE J, SERVIERE C, et al. Noise reduction in side channel attack using fourthorder cumulant ［J］. IEEE Transactions on Information Forensics and Security, 2007, 2(4): 710-720.

[9]

PARK J, LEE H, HA J, et al. A differential power analysis attack of block cipher based on the Hamming weight of internal operation unit ［C］// Proceedings of 2006 International Conference on Computational Intelligence and Security, LNCS 4456. Berlin: SpringerVerlag, 2006: 1375-1380.

[10]

張鵬，鄧高明，鄒程，等.差分功率分析攻擊中的信號處理與分析［J］.微電子學與計算機，2009，26(11):1-4.

[11]

MESSERGES T S, DABBISH E A, SLOAN R H. Examining smartcard security under the threat of power analysis attacks ［J］. IEEE Transactions on Computers, 2002, 51(5): 541-552.

[12]

STRACHACKI M, SZCZEPANSKI S. Implementation of AES algorithm resistant to differential power analysis ［C］// ICECS 2008: Proceedings of the 15th IEEE International Conference on Electronics, Circuits and Systems. Piscataway: IEEE, 2008: 214-217.