導語：如何才能寫好一篇集成電路設計基本流程，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

在非微電子專業如計算機、通信、信號處理、自動化、機械等專業開設集成電路設計技術相關課程，一方面，這些專業的學生有電子電路基礎知識，又有自己本專業的知識，可以從本專業的系統角度來理解和設計集成電路芯片，非常適合進行各種應用的集成電路芯片設計階段的工作，這些專業也是目前芯片設計需求最旺盛的領域；另一方面，對于這些專業學生的應用特點，不宜也不可能開設微電子專業的所有課程，也不宜將集成電路設計階段的許多技術（如低功耗設計、可測性設計等）開設為單獨課程，而是要將相應課程整合，開設一到二門集成電路設計的綜合課程，使學生既能夠掌握集成電路設計基本技術流程，也能夠了解集成電路設計方面更深層的技術和發展趨勢。因此，在課程的具體設置上，應該把握以下原則。理論講授與實踐操作并重集成電路設計技術是一門實踐性非常強的課程。隨著電子信息技術的飛速發展，采用EDA工具進行電路輔助設計，已經成為集成電路芯片主流的設計方法。因此，在理解電路和芯片設計的基本原理和流程的基礎上，了解和掌握相關設計工具，是掌握集成電路設計技術的重要環節。技能培訓與前瞻理論皆有在課程的內容設置中，既要有使學生掌握集成電路芯片設計能力和技術的講授和實踐，又有對集成電路芯片設計新技術和更高層技術的介紹。這樣通過本門課程的學習，一方面，學員掌握了一項實實在在有用的技術；另一方面，學員了解了該項技術的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設計技術的繼續研究和學習。基礎理論和技術流程隔離由于是針對非微電子專業開設的課程，因此在課程講授中不涉及電路設計的一些原理性知識，如半導體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設計與實現技術上，這樣非微電子專業的學生能夠很容易入門，提高其學習興趣和熱情。

2非微電子專業集成電路設計課程實踐

根據以上原則，信息工程大學根據具體實際，在計算機、通信、信號處理、密碼等相關專業開設集成電路芯片設計技術課程，根據近兩年的教學情況來看，取得良好的效果。該課程的主要特點如下。優化的理論授課內容1）集成電路芯片設計概論：介紹IC設計的基本概念、IC設計的關鍵技術、IC技術的發展和趨勢等內容。使學員對IC設計技術有一個大概而全面的了解，了解IC設計技術的發展歷程及基本情況，理解IC設計技術的基本概念；了解IC設計發展趨勢和新技術，包括軟硬件協同設計技術、IC低功耗設計技術、IC可重用設計技術等。2）IC產業鏈及設計流程：介紹集成電路產業的歷史變革、目前形成的“四業分工”，以及數字IC設計流程等內容。使學員了解集成電路產業的變革和分工，了解設計、制造、封裝、測試等環節的一些基本情況，了解數字IC的整個設計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優化、時鐘樹綜合、掃描鏈插入等內容。3）RTL硬件描述語言基礎：主要講授Verilog硬件描述語言的基本語法、描述方式、設計方法等內容。使學員能夠初步掌握使用硬件描述語言進行數字邏輯電路設計的基本語法，了解大型電路芯片的基本設計規則和設計方法，并通過設計實踐學習和鞏固硬件電路代碼編寫和調試能力。4）系統集成設計基礎：主要講授更高層次的集成電路芯片如片上系統（SoC）、片上網絡（NoC）的基本概念和集成設計方法。使學員初步了解大規模系統級芯片架構設計的基礎方法及主要片內嵌入式處理器核。

豐富的實踐操作內容1）Verilog代碼設計實踐：學習通過課下編碼、上機調試等方式，初步掌握使用Verilog硬件描述語言進行基本數字邏輯電路設計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設計能力。2）IC前端設計基礎實踐：依托Synopsys公司數字集成電路前端設計平臺DesignCompiler，使學員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設計的流程和方法，主要包括RTL綜合、時序約束、時序優化、可測性設計等內容。3）IC后端設計基礎實踐：依托Synopsys公司數字集成電路后端設計平臺ICCompiler，使學員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設計的流程和方法，主要包括后端設計準備、版圖規劃與電源規劃、物理綜合與全局優化、時鐘樹綜合、布線操作、物理驗證與最終優化等內容。靈活的考核評價機制1）IC設計基本知識筆試：通過閉卷考試的方式，考查學員隊IC設計的一些基本知識，如基本概念、基本設計流程、簡單的代碼編寫等。2）IC設計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設計代碼，要求學員使用Synopsys公司數字集成電路設計前后端平臺，完成整個芯片的前后端設計和驗證流程。3）IC設計相關領域報告：通過撰寫報告的形式，要求學員查閱IC設計領域的相關技術文獻，包括該領域的前沿研究技術、設計流程中相關技術點的深入研究、集成電路設計領域的發展歷程和趨勢等，撰寫相應的專題報告。

3結語

篇2

建設集成電路設計相關課程的視頻教學資源，包括集成電路設計基礎理論課程講授視頻、典型案例設計講解視頻、集成電路制造工藝視頻等；構建集教師、博士研究生、碩士研究生和本科生于一體的設計數據共享平臺。集成電路設計是一項知識密集的復雜工作，隨著該行業技術的不斷進步，傳統教學模式在內容上沒法完全展示集成電路的設計過程和設計方法，尤其不能展示基于EDA軟件進行的設計仿真分析，這勢必會嚴重影響教學效果。另外，由于課時量有限，學生在課堂上只能形成對集成電路的初步了解，若在其業余時間能夠通過視頻教程系統地學習集成電路設計的相關知識，在進行設計時能夠借鑒共享平臺中的相關方案，將能很好地激發學生學習的積極性，顯著提高教學效果。

二、優化課程教學方式方法

以多媒體教學為主，輔以必要的板書，力求給學生創造生動的課堂氛圍；以充分調動學生學習積極性和提升學生設計能力的目標為導向[3]，重點探索啟發式、探究式、討論式、參與式、翻轉課堂等教學模式，激勵學生自主學習；在教學講義的各章節中添加最新知識，期末開展前沿專題討論，幫助學生掌握學科前沿動態。傳統教學模式以板書為主，不能滿足集成電路設計課程信息量大的需求，借助多媒體手段可將大量前沿資訊和設計實例等信息展現給學生。由于集成電路設計理論基礎課程較為枯燥乏味，傳統的“老師講、學生聽”的教學模式容易激起學生的厭學情緒，課堂教學中應注意結合生產和生活實際進行講解，多列舉一些生動的實例，充分調動學生的積極性。另外，關于集成電路設計的書籍雖然很多，但是在深度和廣度方面都較適合作為本科生教材的卻很少，即便有也是出版時間較為久遠，跟不上集成電路行業的快速發展節奏，選擇一些較新的設計作為案例講解、鼓勵學生瀏覽一些行業資訊網站和論壇、開展前沿專題講座等可彌補教材和行業情況的脫節。

三、改革課程考核方式

改革課程考核、評價模式，一方面通過習題考核學生對基礎知識和基本理論的掌握情況；另一方面，通過項目實踐考核學生的基本技能，加大對學生的學習過程考核，突出對學生分析問題和解決問題能力、動手能力的考察；再者，在項目實踐中鼓勵學生勇于打破常規，充分發揮自己的主觀能動性，培養學生的創新意識。傳統“一張試卷”的考核方式太過死板、內容局限，不能充分體現學生的學習水平。集成電路設計牽涉到物理、數學、計算機、工程技術等多個學科的知識，要求學生既要有扎實的基礎知識和理論基礎，又要有很好的靈活性。因此，集成電路設計課程的考核應該是理論考試和項目實踐考核相結合，另外，考核是評價學生學習情況的一種手段，也應該是幫助學生總結和完善課程學習內容的一個途徑，課程考核不僅要看學生的學習成果，也要看學生應用所學知識的發散思維和創新能力。

四、加強實踐教學

在理論課程講解到集成電路的最小單元電路時就要求學生首先進行模擬仿真實驗，然后隨著課程的推進進行設計性實驗，倡導自選性、協作性實驗。理論課程講授完后，在暑期學期集中進行綜合性、更深層次的設計性實驗。集成電路設計是一門實踐性很強的課程，必須通過大量的項目實踐夯實學生的基礎知識水平、鍛煉學生分析和解決問題的能力。另外，“設計”要求具備自主創新意識和團隊協作能力，應在實踐教學中鼓勵學生打破常規、靈活運用基礎知識、充分發揮自身特點并和團隊成員形成優勢互補，鍛煉和提升創新能力和團隊協作能力。

五、總結

篇3

IC設計工程師是當今最受人尊敬的金領職業之一，不但收入相當豐厚，而且工作極富挑戰性和成就感。在全國就業形式比較嚴峻的今天，IC設計工程師就業卻是另一片天地，在北京、上海、深圳等地，IC設計人才都做為緊缺人才被列進重點引進人才目錄，具有經驗的設計人員更成為各IC公司高薪爭搶的對象，IC設計人才嚴重供不應求。廣大在校學生和初入IC設計行業的工程師也因為缺乏項目經驗和實踐環境,很難在這一領域獲得進一步提升和發展，而IC設計公司也苦于找不到具有工作能力的設計人才。

北京集成電路設計園第五日IC設計培訓中心獨家推出數字集成電路前端設計就業班，在最短的時間里讓學員學習數字IC設計流程，設計方法，常用EDA工具，更以實際專題項目帶領學員完成一個從最初的設計規范到門級網表實現的整個前端設計流程，手把手帶領學員完成實際項目作品，使學員在領會IC設計知識的同時具備IC設計經驗，并學會IC設計公司的團隊分工與合作。學成后可以勝任IC設計公司一般性設計工作，最終的專題設計和作品更可以做為求職和職位提升的有力證明。

北京集成電路設計園是全國七個集成電路設計產業化基地之一，園區花費數百萬美金購置的EDA設計平臺，是北京乃至北方地區唯一可以提供完善的國際頂級EDA設計工具和試驗環境的產業基地，同時園區有多家國內外知名IC設計公司入駐，吸引了眾多設計人才在這里工作，濃厚的IC產業氛圍為學習IC設計提供了絕佳的環境。

“數字集成電路前端設計就業班”已于2005年成功舉辦兩期，學員有來自高校研究生、在職工作人員、應屆畢業理工科學生等，實踐性的課程使學員完成從對IC設計的陌生到熟悉的過程，親歷IC設計整個前端流程。開班以來得到學員的廣泛認可，學員在本課程中學到的技術在求職中起到了關鍵性作用，先后有多名學員就職于國內知名IC設計公司，包括威盛、華大、六合萬通、華為等，受到用人單位的好評。同時，在實踐過程中積累的經驗和新的方法，將在第三期中得到提升和發展。

如果您正在為就業發愁，正在苦苦尋找一份高薪工作在北京上海這些大城市大展宏圖；

如果您想從事IC設計行業卻不知道從哪里入手；

如果您剛剛踏入IC設計行業，感覺技術和工作壓力很大；

那本課程將會帶你踏上這條充滿前途的金光大道，您的職業人生將從此與眾不同……

課程特色

教授IC前端設計全部流程

特別實用、常用的IC前端技術和方法

真實實踐環境，先進設計平臺，實際項目設計、親自動手制作

以直接就業為目的

招生對象

電子、計算機、通信等相關專業大學應屆本科畢業生和低年級研究生

參加工作不久，需要提升技術水平和熟悉設計流程的在職工程師

或其它理工科背景有志于IC設計工作的轉行人員

開課時間

2006年3月27日

課時數

共70學時

上課時間

每周一、三、五晚18:30-21:30

每周二、四、六自修及作業

上課地點

北京集成電路設計園量子芯座5層培訓教室

費用

報名費100元

學費2800元，包括聽課、講義、資料、輔導、上機軟硬件費用、證書等，食宿自理。

優惠

2006年3月20日前報名，免收報名費

在校學生2006年3月20日前報名，可享受優惠價2300元!

5人以上團體報名可九折優惠！

食宿

外地學員可幫助聯系住宿，可以就近選擇北京大運村學生公寓，或方便實惠的公寓、單間、招待所、床位等。

附近有大運村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經濟實惠，非常方便。

交費方式

銀行匯款

開戶名稱：北京集成電路設計園有限責任公司

開戶銀行：招商銀行北京大運村支行(649)

帳號：6381001510001

報名現場交款

地 址：北京市海淀區知春路27號量子芯座5層IC設計培訓中心

報名流程

1． 索取或下載報名表

2． 按要求填表、將報名表傳真或Email給我們

3． 電話或Email確認報名信息

4． 交納報名費和學費

5． 領取交費收據、確認函、聽課證

6． 報名成功

聯系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請查詢網站：.cn

注：本班招生30人，招滿截止，名額有限，預報從速！若報名人數少于10人則不開班

數字集成電路前端設計人才班

實戰提高班

課程簡介

北京集成電路設計園第五日IC設計培訓中心獨家推出具有極強實踐性“數字集成電路前端設計實戰提高班”課程，針對具有一定工作經驗的在職工程師、高年級研究生以及需要項目經驗的高校任課教師，按照IC設計公司產品開發流程，采取強化訓練、項目實踐、專題制作等方法，帶領學員在真實的實踐環境中提升技術水平。本課程為前端設計高端精華課程，在特別精簡的時間內講解非常完整的流程以及更實用的設計方法，課程涵蓋了相關技術的核心內容，老師將自己的實踐經驗傾囊而授。

本課程在“數字集成電路前端設計就業班”成功舉辦的基礎上，為學員提供技術進階，目標直指培養較高水平IC設計工程師，在保證學員獲得IC前端設計全部技術要點的同時，重點鍛煉學員的實際動手能力，更為關鍵的是在長達45個學時，跨度近兩個月的時間內，學生將以一個簡單標量流水線處理器的設計為核心，進行RTL設計、邏輯綜合、時序分析、芯片測試、綜合驗證、以及高級技術和設計優化的技術學習和項目實踐。學員可以選擇參與處理器設計或系統芯片IP模塊設計，要求至少參與完成此處理器芯片或獨立完成一個系統芯片IP模塊從設計規范到網表實現的整個前端設計過程，最終的設計是可以拿去layout和流片的。

同時，本培訓中心位于北京集成電路設計園――全國七個集成電路設計產業化基地之一，園區花費數百萬美金購置的EDA設計平臺，是北京乃至北方地區唯一可以提供完善的國際頂級EDA設計工具和試驗環境的產業基地，同時園區有多家國內外知名IC設計公司入駐，吸引了眾多設計人才在這里工作，濃厚的IC產業氛圍為學習IC設計提供了絕佳的環境。

如果你具有相關專業學歷，但缺乏一定的項目實踐機會；

如果你面對學習或工作挑戰，感覺壓力很大；

如果你對芯片設計充滿興趣，希望用最短的時間學到人家需要兩三年才能跨越的技術；

那么本課程將會成為你提升技術水平、躋身IC設計高級人才的理想選擇！

課程特色

完全不同于學校的課程體系和授課方法

沒有冗長而無用的理論介紹，直接教授最實用的設計方法和設計流程

真實實踐環境，先進設計平臺，實際項目設計、親自動手制作

要求獨立完成項目設計，具備真正意義上的項目經驗

學成后做為高級人才可以推薦工作

招生對象

電子、通信、計算機等相關專業本科畢業,一年以上工作經驗的在職工程師；

電子、通信、計算機等相關專業較高年級在讀研究生；

一般高校需要項目經驗的任課教師。

報名要求

有簡單或小規模電路設計經驗，或初步熟悉IC設計前端工作但缺乏項目經驗；

有數字邏輯基礎、了解VERILOG語言，會使用UNIX/Linux操作系統。

培訓目標

可獨立完成ASIC/SOC前端設計，成為中級IC前端設計工程師。

學 時

100學時，其中實習及專題制作45學時。

開課時間2006年3月16日

上課時間

每周四晚18：30-21：30，

每周六上午9：00-12：00、

每周日上午9：00-12：00

周一到周五自修及作業

上課地點

北京集成電路設計園量子芯座5層培訓教室

費 用

報名費100元

學費4800元，包括聽課、講義、資料、輔導、上機軟硬件費用、證書等，食宿自理。

優 惠

2006年3月1日前報名，免收報名費

在校學生在2006年3月1日前報名，可享受優惠價4200元

5人以上團體報名可九折優惠！

食 宿

外地學員可幫助聯系住宿，可以就近選擇北京大運村學生公寓，或方便實惠的公寓、單間、招待所、床位等。附近有大運村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經濟實惠，非常方便。

交費方式

銀行匯款

開戶名稱：北京集成電路設計園有限責任公司

開戶銀行：招商銀行北京大運村支行(649)

帳號：6381001510001

報名現場交款

地 址：北京市海淀區知春路27號量子芯座5層IC設計培訓中心

報名流程

1． 索取或下載報名表

2．按要求填表、將報名表傳真或Email給我們

3．電話或Email確認報名信息

4． 交納報名費和學費

5．領取交費收據、確認函、聽課證

6． 報名成功

聯系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請查詢網站：.cn

注：本班招生30人，招滿截止，名額有限，預報從速！若報名人數少于10人則不開班

集成電路封裝工藝員培訓

招生對象 大專理工類專業及以上學歷

招生人數 限50人

開課時間 2006年2月13日-3月3日

（周一至周五上課）共120課時

課程內容

半導體基礎制造程序、集成電路各類產品與應用、集成電路生產常用材料使用簡介、集成電路英文應用、集成電路廠務與環境、封裝基礎知識、集成電路SOP學習、集成電路設備基本操作與應急處理、質量環境及工作安全教育、集成電路封裝

開班宗旨

復芯微電子集成電路封裝工程師培訓為您的職業生涯鑄造輝煌的起點

培訓優勢

訂單培養、校企結合、高就業率

課程特色 名校資深講師與企業主管共同授課；

獨家使用教材；

嚴謹治學、定期考核

附贈行業素質、面試技巧等實用課程

職業前景

集成電路產業是未來全球高新技術產業的前沿和核心，是最具活力和滲透力的戰略產業。作為集成電路產業人才缺口最大的封裝產業，正需要大量有志于投身該事業的青年加入其中。

應屆畢業生從事集成電路（IC）封裝行業，年薪3-6萬……

封裝企業大多提供相當好的福利，包括吃、住、補貼……

想進入集成電路行業的您，請不要猶豫了！

招生對象 本科理工類專業及以上學歷

招生人數 限30人

開課時間 2006年3月4日-4月2日

（雙休日上課）共120課時

課程內容：

計算機網絡與UNIX應用、半導體基礎理論、集成電路制造工藝、集成電路設計概論、集成電路設計EDA軟件、基本版圖知識

開班宗旨：

復芯微電子IC版圖設計師培訓為您的職業生涯鑄造輝煌的起點

培訓優勢：

訂單培養、保證推薦、高就業率

課程特色 校內資深講師與企業在職工程師共同授課；

獨家使用教材；

嚴謹治學、定期考核

附贈行業素質、面試技巧等實用課程

職業前情：

集成電路產業是未來全球高新技術產業的前沿和核心，是最具活力和滲透力的戰略產業。作為集成電路產業的命脈，目前長三角地區IC設計業的人才缺口已達20萬……

IC設計業薪酬水平不斷攀升，應屆本科生從事IC版圖設計起薪達3000元……

IC設計師平均月薪高達10000元……

看到這些數字，您還需要猶豫嗎？

誠信責任創新

咨詢人 宣佳博老師

咨詢電話 021-51087308*8301

E-mail

TEL (021)- 51087308

FAX (021)- 50277166

篇4

關鍵詞：電子科學與技術；集成電路設計；平臺建設；IC產業

中圖分類號：G642 文獻標志碼：A 文章編號：1674-9324（2014）08-0270-03

國家教育部于2007年正式啟動了高等學校本科教學質量與教學改革工程（簡稱“質量工程”），其建設的重要內容之一就是使高校培養的理工科學生具有較強的實踐動手能力，更好地適應社會和市場的需求[1]。為此，我校作為全國獨立學院理事單位于2007年6月通過了ISO2000：9001質量管理體系認證[2]，同時確立了“質量立校、人才強校、文化興校”三大核心戰略，深入推進內涵式發展，全面提高人才培養質量。對于質量工程采取了多方面多角度的措施：加強教學改革項目工程；鼓勵參加校內學生創新項目立項，（大學生創新基金項目）；積極參加國家、省級等電子設計大賽；有針對性地對人才培養方案進行大幅度的調整，增大課程實驗學時，實驗學時占課程的比例從原來的15%提高到25%以上，并且對實驗項目作了改進，提高綜合性和設計性實驗的比重；同時增加專業實踐課程，強調學生的應用能力和創新能力；課程和畢業設計更注重選題來源，題目比以前具有更強的針對性，面向專業，面向本地就業市場。不僅如此，學院還建立了創業孵化中心、建立了實驗中心等。通過這些有效的措施，努力提高學生的綜合素質、創新和應用能力。除了學校對電子信息類專業整體進行統籌規劃和建設外，各個二級學院都以“質量工程”建設為出發點和立足點，從專業工程的角度出發，努力探索各個專業新的發展思路和方向。由于集成電路設計是高校電子科學與技術、微電子學等相關專業的主要方向，因此與之相關的課程和平臺建設成為該專業工程探索的重點。通過對當前國內外高校該專業方向培養方案分析，設置的課程主要強調模擬/數字電路方向，相應的課程體系為此服務，人才培養方案設置與之相對應的理論和實踐教學體系；同時建立相應的實習、實踐教學平臺。由此，依據電子科學與技術專業的特點，結合本專業學生的層次和專業面向，同時依據本地的人才需求深度和廣度，對以往的人才培養方案進行革新，建立面向中山IC產業的集成電路設計專業應用型的設計平臺。另外，從課程體系出發，強化IC設計的模擬集成電路后端版圖設計和驗證，使學生在實踐教學環節中得到實際的訓練。通過這些改革既可有效地幫助學生迅速融入IC設計業，也為進入IC制造行業提高層次到新高度。

一、軟件設計平臺在集成電路設計業的重要性

自從1998年高等學校擴大招生以來，高校規模發展很快，在校大學生的人數比十五年前增長了10倍。高校的基礎設施和設備的投入呈現不斷增長的趨勢，學校的辦學條件不斷改善，同時，各個高校對實驗室的建設也在持續增大，然而在實驗室建設的過程中，盡管投入的資金量在不斷增大，但出現的現象是重視專業儀器和設備的投入，忽視專業設計軟件的購置，這可能是由于長期以來形成的重有形實體、輕無形設計軟件，然而這種意識給專業發展必將帶來不利影響。對于IC專業來說，該專業主要面向集成電路的生產、測試和設計，其中集成電路設計業是最具活力、最有增長效率的一塊，即使是在國際金融危機的2009年，中國的IC設計業不僅沒有像半導體行業那樣同比下降10%，反而逆勢增長9.1%；在2010年，國際金融危機剛剛緩和，中國IC設計業的同比增速又快速攀升到45%；2011年全行業銷售額為624.37億元，2012年比2012年增長8.98%達到680.45億元，集成電路行業不僅增長速度快，發展前景好，而且可以滿足更多的高校學生就業和創業。為了滿足IC設計行業的要求，必須建設該行業需求的集成電路軟件設計平臺。眾所周知集成電路行業制造成本相對較高，這就要求設計人員在設計電路產品時盡量做到一次流片成功，而要實現這種目標需要建設電路設計驗證的平臺，即集成電路設計專業軟件設計平臺。通過軟件平臺可以實現：電路原理拓撲圖的構建及參數仿真和優化、針對具體集成電路工藝尺寸生產線的版圖設計和驗證、對版圖設計的實際性能進行仿真并與電路原理圖仿真對照、提供給制造廠商具體的GDSII版圖文件。軟件平臺實際上已經達到驗證的目的，因此，對于集成電路設計專業的學生或工作人員來說，軟件設計平臺的建設特別重要，如果沒有軟件設計平臺也就無法培養出真正的IC設計人才。因此，在培養具有專業特色的應用型人才的號召下，學院不斷加大實驗室建設[3]，從電子科學與技術專業角度出發，建設IC軟件設計平臺，為本地區域發展和行業發展服務。

二、建設面向中山本地市場IC應用平臺

近年來，學校從自身建設的實際情況出發，減少因實驗經費緊張帶來的困境，積極推動學院集成電路設計專業方向的人才培養。教學單位根據集成電路設計的模塊特點確定合適的軟件設計平臺，原理拓撲圖的前端電路仿真采用PSPICE軟件工具，熟悉電路仿真優化過程；后端采用L-EDIT版圖軟件工具，應用實際生產廠家的雙極或CMOS工藝線來設計電路的版圖，并進行版圖驗證。這種處理方法雖然暫時性解決前端和后端電路及版圖仿真的問題，但與真正的系統設計集成電路相對出入較大，不利于形成IC的系統設計能力。2010年12月國家集成電路設計深圳產業化基地中山園區成立，該園區對集成電路設計人才的要求變得非常迫切，客觀上推進了學院對IC產業的人才培養力度，建立面向中山IC產業的專業應用型設計平臺變得刻不容緩[4]，同時，新的人才培養方案也應聲出臺，促進了具有一定深度的教學改革。

1.軟件平臺建設。從目前集成電路設計軟件使用的廣泛性和系統性來看，建設面向市場的應用平臺，應該是學校所使用的與實際設計公司或其他單位的軟件一致，使得所培養的IC設計人才能與將來的就業工作實現無縫對接，從而提高市場對所培養的集成電路設計人才的認可度，同時也可大大提高學生對專業設計的能力和信心[5]。遵循這個原則，選擇Cadence軟件作為建設平臺設計軟件，這不僅因為該公司是全球最大的電子設計技術、程序方案服務和設計服務供應商，EDA軟件產品涵蓋了電子設計的整個流程，包括系統級設計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設計，全定制集成電路設計，IC物理驗證，PCB設計和硬件仿真建模，而且通過大學計劃合作，可以大幅度的降低購置軟件所需資金，從而從根本上解決學校實驗室建設軟件費用昂貴的問題。另外，從中山乃至珠三角其他城市的IC行業中，各個單位都普遍采用該系統設計軟件，而且選用該軟件更有利于剛剛起步的中山集成電路設計，也更加有利于該產業的標準化和專業化，乃至進一步的發展和壯大。

2.針對中山IC產業設計。定位于面向本地產業的IC應用型人才，就必須以中山IC產業為培養特色人才的出發點。中山目前有一批集成電路代工生產和設計的公司，主要有中山市奧泰普微電子有限公司、芯成微電子公司、深電微電子科技有限公司、木林森股份有限公司等，能進行IC設計、工藝制造和測試封裝，主要生產功率半導體器件和IC、應用于家電等消費電子、節能照明等。日前奧泰普公司的0.35微米先進工藝生產線預計快速投產，該單位的發展對本地IC人才需求有極大的推動力，推動學生學習微電子專業的積極性，而這些也有力地支持本地IC企業的長遠發展。因此，建立面向本地集成電路產業的軟件設計平臺，有利于專業人才的培養、準確定位，并形成了本地優勢和特色。

3.教學實踐改革。為了提高人才培養質量，形成專業特色，必須對人才培養方案進行修改。在人才培養方案中通過增加實踐教學環節的比例，實驗項目中除了原有驗證性的實驗外、還增加了綜合性或設計性的實驗，這種變化將有助于學生從被動實驗學習到主動實驗的綜合和設計，提高學生對知識的靈活運用和動手能力，從而為培養應用型的人才打下良好的基礎。除此之外，與集成電路代工企業及芯片應用公司建立合作關系。學生在學習期間到這些單位進行在崗實習和培訓，可以將所學的專業理論知識應用于實際生產當中去，形成無縫對接；而從單位招聘人才角度上來說，可以節約人力資源培訓成本，招到單位真正需要的崗位人才。因此，合作雙方在找到相互需求的基礎上，形成有效的合作機制。①課程改革。針對獨立學院培養應用型人才的特點，除了培養方案上增加多元化教育課程之外，主要是強調實踐教學的改革，增加綜合實驗課程，如：《現代電子技術綜合設計》計32學時、《微電子學綜合實驗》計40學時、《EDA綜合實驗》為32學時、《集成電路設計實驗》為40學時，其相應的課程學時數從以驗證性實驗為主的16個學時，增加到現在32學時以上的帶有綜合性或設計性實驗的綜合實踐課程。這種變化不僅是實踐教學環節的課時加大，而且是實驗項目的改進，也是實踐綜合能力的增強，有利于學生形成專業應用能力。②與單位聯合的IC設計基地。IC設計基地主要立足于兩個方面：一是立足于本地IC企業或設計公司；二是立足于IC代工和集成電路設計應用。前者主要利用本地資源就近的優勢，學生參觀、實習都比較方便，同時也有利于學校與用人單位之間的良好溝通，提高雙方的認可度和贊同感。如：中山市奧泰普微電子有限公司、木林森股份有限公司等。后者從生產角度和設計應用出發，帶領學生到IC代工企業參觀，初步了解集成電路的生產過程，企業的架構、規劃和發展遠景。也可根據公司的人才需要，選派部分學生到公司在崗實習[6]。如：深圳方正微電子有限公司、廣州南科集成電子有限公司等。通過這些方式不僅可以增強學生對專業知識的應用能力，而且有利于學生對IC單位的深入了解，為本校專業應用型人才找到一種行之有效的就業之路。

三、集成電路設計平臺的實效性

從2002年創辦電子科學與技術專業以來，學校特別重視集成電路相關的實驗室建設。從初期的晶體管器件和集成塊性能測量，硅片的少子壽命、C-V特性、方阻等測量，發展到探針臺的芯片級的性能測試，在此期間為了滿足更多的學生實驗、興趣小組和畢業設計的要求，微電子實驗室的已經過三次擴張和升級，其建設規模和實驗水平得到了大幅度的提升。另外，為培養本科學生集成電路的設計能力，提高應用性能力，學校還建立了集成電路CAD實驗室，以電路原理圖仿真設計為重點，著重應用L-Edit版圖軟件工具，進行基本的集成電路版圖設計及驗證，對提升學生集成電路設計應用能力取得了一定的效果。目前，為了大力提高本科教學質量，提升辦學水平，重點對實踐課程和IC軟件設計平臺進行了改革。學校開設了專門實踐訓練課程，如：集成電路設計實驗。從以前的16學時課內驗證設計實驗提升為32學時獨立的集成電路設計實驗實踐課程，內容從以驗證為主的實驗轉變為以設計和綜合為主的實驗，整體應用設計水平進行了大幅度的提升，有利于培養學生的應用和動手能力。不僅如此，對集成電路的設計軟件也進行了升級，從最初的用Pspice和Hspice軟件進行電路圖仿真，L-Edit軟件工具的后端版圖設計，升級為應用系統的專業軟件平臺設計工具Cadence進行前后端的設計仿真驗證等，并采用開放實驗室模式，使得學生的系統設計能力得到一定程度的提升，提高了系統認識和項目設計能力。通過IC系統設計軟件平臺的建設和實踐教學課程改革，使得學生對電子科學與技術專業的性質和內容了解更加全面，對專業知識學習的深度和廣度也得到進一步提高，從而增強了專業學習的興趣，提高了自信心。此外，其他專業的學生也開始轉到本專業，從事集成電路設計學習，并對集成電路流片產生濃厚的興趣。除此之外，學生利用自己在外實踐實習的機會給學校引進研究性的開發項目，這些都為本專業的發展形成很好的良性循環。在IC設計平臺的影響下，本專業繼續報考碩士研究生的學生特別多，約占學生比例的45%左右。經過這幾年的努力，2003、2004、2005、2006級都有學生在碩士畢業后分別被保送或考上電子科技大學、華南理工大學、復旦大學、香港城市大學的博士。從這些學生的反饋意見了解到，他們對學校在IC設計平臺建設評價很高，對他們進一步深造起到了很好的幫助作用。不僅如此，已經畢業在本行業工作的學生也對IC設計平臺有很好的評價：通過該軟件設計平臺不僅熟悉了集成電路設計的工藝庫、集成電路工藝流程和相應的工藝參數，而且也熟悉版圖的設計，這對于從事IC代工工作起到很好的幫助作用。現在已經有多屆畢業的學生在深圳方正微電子公司、中山奧泰普微電子有限公司工作。另外，還有許多學生從事集成電路應用設計工作，主要分布于中山LED照明產業等。

通過IC軟件設計平臺建設，配合以實踐教學改革，使得學生所學理論知識和實際能力直接與市場實現無縫對接，培養了學生的創新意識和實踐動手能力，增強了學生的自信心。另外，利用與企業合作的生產實習，可以使得學生得到更好的工作鍛煉，為將來的工作打下良好的基礎。實踐證明，建設面向中山IC產業的集成電路設計實踐教學平臺，尋求高校與公司更緊密的新的合作模式，符合我校人才培養發展模式方向，對IC設計專業教學改革，培養滿足本地區乃至整個社會的高素質應用型人才，具有特別重要的作用。

參考文獻：

[1]許曉琳，易茂祥，王墨林.適應“質量工程”的IC設計實踐教學平臺建設[J].合肥工業大學學報（社會科學版），2011，25（4）：[129-132.

[2]胡志武，金永興，陳偉平，等.上海海事大學質量管理體系運行的回顧與思考[J].航海教育研究，2009，（1）：16-20.

[3]毛建波，易茂祥.微電子學專業實驗室建設的探索與實踐[J].實驗室研究與探索，2005，24（12）：118-126.

[4]鞠晨鳴，徐建成.“未來工程師”能力的集中培養大平臺建設[J].實驗室研究與探索，2010，29（4）：158-161.

[5]袁穎，董利民，張萬榮.微電子技術實驗教學平臺的構建[J].電氣電子教學學報，2009，（31）：115-117.

[6]王瑛.中低技術產業集群中企業產學研合作行為研究[J].中國科技論壇，2011，（9）：56-61.

篇5

集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數、設計規則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業要求的版圖設計教學規劃

1.數字版圖設計。數字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現的。自動布局布線工具加載準備好的由verilog程序經過DC綜合后的網表文件與Foundry提供的數字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業培訓。二是數字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業規范至關重要。2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數字標準單元電路工作原理。

三、教學實現

篇6

關鍵詞：模擬集成電路；自適應加權；多目標優化；Pareto最優前沿

中圖分類號：TM352 文獻標識碼：A 文章編號：2095-1302（2016）10-00-02

0 引 言

一直以來，人們都想實現模擬集成電路設計的自動化，但考慮到模擬集成電路性能指標多，各性能指標間互相影響等因素，使得模擬集成電路的自動化進程遠遠落后于數字集成電路，模擬集成電路已經成為制約集成電路發展的瓶頸。隨著技術的發展，片上系統將模擬集成電路與數字集成電路整合到一塊芯片上。但人們對模擬集成電路的自動化研究卻從未中斷過，同時也取得了一些成果，其中基于優化的設計方法因適用范圍廣而受到了人們的青睞。

基于優化的設計方法將模擬集成電路的設計看作是多目標優化問題，電路設計時的性能指標如增益、帶寬、相位裕度等就是多目標優化的目標函數。通過多目標優化算法求解出電路目標空間的Pareto前沿，該前沿就是電路各種性能指標折衷后的最優前沿，允許電路設計者從一組相互沖突的設計指標中做出最佳選擇。

基于優化的設計方法的核心是多目標優化算法，解決多目標優化問題的常用算法是加權和算法[1]，該算法容易理解、操作簡單，但是該算法不能求出Pareto前沿上位于凹區間內的解，而當權值均勻分布時，Pareto前沿上凸區間內的解分布不均勻[2]。本文采用了自適應加權和算法，該算法在加權和算法的基礎上改進而來，克服了加權和算法的上述缺點。

1 自適應加權和算法原理

自適應加權和算法[3]的權值系數沒有預先確定，而是通過所要求解問題的Pareto前沿曲線獲得。首先用傳統加權和算法產生一組起始解，然后在目標空間確定需要細化的區域。將待細化區域看作可行域并且對該區域施加不等式約束條件，最后用傳統加權和方法對這些需要細化的子區域進行優化。當Pareto前沿上的所有子區域長度達到預定值時，優化工作完成。

圖1所示的自適應加權算法與傳統加權和算法進行了對比，說明了自適應加權和算法的基本概念。真正的Pareto前沿用實線表示，通過多目標優化算法獲得的解用黑圓點表示。在該例中，整個Pareto前沿由相對平坦的凸區域和明顯凹的區域組成。解決這類問題的典型方法就是加權和算法，該算法可以描述成如下形式：

上式中描述的是兩個優化目標的情形，J1（x）和J2（x）分別為兩個目標函數，sf1，0（x）和sf2，0（x）分別為對應的歸一化因子，h（x）和g（x）分別為等式約束條件和不等式約束條件。

圖1（a）為采用加權和算法后解的分布，可以看出大部分解都分布在anchor points和inflection point，凹區間內沒有求出解。該圖反映了加權和算法的兩個典型缺點：

（1）解在Pareto前沿曲線上分布不均勻；

（2）在Pareto前沿曲線為凹區間的部分不能求出解。

因此盡管加權和算法具有簡單、易操作的優點，但上述缺點卻限制了其應用，這些固有缺陷在實際多目標優化設計問題中頻繁出現。圖1描述了本文所提出的自適應加權和算法的總體流程以及基本概念。首先根據加權和算法得到一組起始解，如圖1（a）所示，通過計算目標前沿空間上相鄰解的距離來確定需要進行細化的區域，如圖1（b）所示，該圖中確定了兩個需要進行細化的區域。在確定需要進行細化的區域分別在平行于兩個目標方向上添加額外的約束，如圖1（c）所示，在該圖中向減小方向J1添加的約束為1，J2減小方向添加的約束為2。對細化后添加完約束的區域用加權和算法優化，得出新解，如圖1（d）所示，其中加權和算法求解最優解時采用Matlab中的fmincon函數。從該圖中可看出，細化區域內產生了新解，Pareto前沿上解的分布較之前更加均勻，且求出了凹區域內的解，繼續細化能夠找出更多的解，Pareto前沿上的解也將分布地更加均勻。自適應加權和算法的流程圖如圖2所示。

2 兩級運放設計實例

以一個帶米勒補償的兩級運放[4]為例，說明自適應加權和算法的多目標優化設計。兩級運放電路圖如圖3所示。

電路的各項性能指標如表1所列。

電路優化過程中采用工作點驅動[5，6]的設計方法，電路的設計變量為電路直流工作點上一組獨立的電壓、電流。電路性能通過方程獲得，但方程中的小信號參數通過對工藝庫進行模糊邏輯建模[7，8]得到，使得計算速度提高的同時保證了計算精度。兩級運放電路的優化結果如圖4所示。

圖為算法迭代五代后的優化結果，由圖可以發現，經過五代的優化迭代，求出的最優解在Pareto前沿上分布均勻。在同一電路中，單位增益帶寬的增加與擺率的增加都會使功耗增加，而電路功耗降低導致的結果是電路的面積增加，或通過犧牲面積來換取低功耗，犧牲面積換取電路的帶寬增加。這些結果與電路理論相吻合，同時也再次說明了模擬電路設計過程中的折衷以及模擬集成電路設計的復雜性。

3 結 語

自適應加權和算法能求出位于凹區間內的最優解，并且最優解分布均勻。本文通過兩級運放電路驗證了算法的優化效果，最終得到了滿意的優化結果。

參考文獻

[1]陽明盛，羅長童.最優化原理、方法及求解軟件[M].北京：科學出版社，2010：92-94.

[2]I.Das， J.E. Dennis. A closer look at drawbacks of minimizing weighte dsums of objectives for Pareto set generation in multicriteria optimization problems [J]. Structral Optimization， 1997（14）：63-69.

[3]I. Y. Kim， O. L. de Weck. Adaptive weighted-summethod forbi-objective optimization：Paretofrontgeneration [J]. Struct Multidisc Optim， 2005（29）：149-158.

[4]Razavi B. Design of analog CMOS integrated circuits [M]. New York： Mc Graw-Hill， 2001.

[5]陳曉，郭裕順.工作點驅動的模擬集成電路優化設計[J].杭州電子科技大學學報，35（6）：18-22.

[6]Guerra-Gomez I， McConaghy T， Tlelo-Cuautle E. Operating-point driven formulation for analog computer-aided design [J]. Analog Integrated Circuits and Signal Processing， 2013， 74（2）：345-353.

篇7

關鍵詞：EDA；SoC；教學特色

作者簡介：侯寧（1982-），男，河南鎮平人，河南城建學院電氣與信息工程學院，講師；趙張飛（1984-），男，安徽滁州人，河南城建學院電氣與信息工程學院，助教。（河南 平頂山 467000）

中圖分類號：G642 文獻標識碼：A 文章編號：1007-0079（2014）08-0088-02

集成電路工藝的不斷進步，使得整個嵌入式系統可以集成到單顆芯片中，稱為系統芯片（System-on-a-chip，SoC）。SoC是在專用ASIC的基礎上發展起來的，其不再是功能單一的單元電路，而是一種面向某種應用的嵌入式系統。[1，2]與由分立器件構成的板級系統相比，SoC在成本、體積、速度、集成度、功能多樣性等方面均具有極大優勢，是各種自動化設備、汽車電子、家電、消費類電子領域的核心部件。

由于我國在集成電路設計領域起步較晚，雖然歷經十余年的奮起直追，但與國外的差距反而有逐步拉大的趨勢。2012年，國內芯片進口總量2197.17億個，總額約1650億美元，已經超過石油進口總額的1200億美元。SoC芯片的進口量更是在芯片進口總量中占有極大比重，因此，培養合格的集成電路設計人才是高校面臨的一項極其迫切的任務。

一、EDA技術教學面臨的挑戰

SoC系統設計包含硬件設計和嵌入式軟件設計兩個方面，需要微機原理、數字電路設計、模擬/射頻電路設計、嵌入式軟件等多學科的知識與技能。同時，由于SoC系統需要軟硬件協同實現系統功能，因此設計者必須在定義SoC功能規范時，確定SoC系統的軟硬件劃分。隨后，按照軟件工程方法學設計嵌入式軟件，按照VLSI集成電路設計方法學設計硬件。在設計過程中也需要結合軟硬件協同設計的思想，加快SoC系統的設計進度。[3，4]

現階段，我國高校中電子類及通訊類專業均開設有導論性質的SoC系統課程，但是理論性太強，學生缺乏對SoC系統的直觀認識并且出現重嵌入式軟件，輕體系結構及硬件設計的問題。學生對系統總線、知識產權核（intellectual Property，IP）、軟硬件劃分、軟硬件協同設計等概念不甚了解。

EDA技術是通訊工程、電子信息工程、電子科學與技術及相關專業的一門專業基礎課，也是唯一一門講述現代數字電路設計方法及流程的課程。[5]當前EDA技術實驗面臨內容單一，實驗項目常以驗證型實驗為主，學生的設計難以突破實驗箱的限制。[6]此外，在該課程教學之前，學生通過微機原理、單片機原理等課程的學習，已經對嵌入式系統的體系結構、指令集等概念建立起整體認識，但是由于面對的仍然是8051、8259等分立器件，學生還沒有建立系統的概念，特別是軟硬件協同設計的思想。因此，EDA技術教學中，在學生掌握了基本組合電路、時序電路設計方法后，利用一個真實的SoC系統平臺進行實踐教學，可以使學生進一步理解SoC系統，通過SoC系統實驗使學生初步建立起軟硬件協同設計思想。

二、SoC系統平臺介紹

為了滿足EDA設計課程教學中SoC系統實驗的需要，筆者開發了一款嵌入式SoC系統平臺，如圖1所示。

嵌入式SoC系統平臺包括一款兼容ARM指令集[7]的處理核。AHB總線掛接內部存儲器，默認從設備，中斷控制器。處理核通過APB總線橋訪問常用的慢速外設，包括通用IO、定時器、SPI接口、I2C接口以及UART接口。

嵌入式SoC系統平臺結構簡單，參數化設計，外設豐富，除了滿足SoC系統實驗要求外，還可以做為EDA課程設計的基礎平臺開展一些開放性實驗。

筆者開設的SoC系統實驗課沒有采用Altera公司的SOPC實驗環境。[8，9]筆者認為對于初步接觸SoC系統的學生而言，該平臺涉及的自動化工具過多，容易將學生學習的注意力轉移到工具的使用上，而忽略了對SoC系統本身的學習。

三、SoC系統實驗介紹

已經開設的SoC系統實驗包括系統總線實驗、通用總線接口（General Purpose Input Output，GPIO）設計實驗和開放性實驗三部分。通過這部分內容的學習，要求學生掌握系統總線、IP核的概念，初步建立軟硬件協同設計思想并理解軟硬件資源開銷。

1.系統總線實驗

微機原理和單片機課程通常以8051作為授課對象。8051的外部總線是一種板級三態總線，要求地址和數據總線復用，完全不同于強調流水操作的現代系統總線。AMBA總線是ARM公司定義的一種系統總線規范，用于ARM處理核與外設IP間的數據通訊，是一種典型的現代系統總線。①由于ARM處理核超高的市場占有率，AMBA總線標準應用廣泛。

AMBA總線規范內容較多，實驗僅涉及AHB-LITE總線和APB總線的基本操作。

圖2所示為一個典型的AHB-LITE總線系統，實驗要求學生自己定義各個外設的總線地址區間，設計出總線的譯碼器模塊和多路選擇器模塊。

APB總線橋連接AHB總線與APB總線，這部分內容作為開放實驗的一部分，供學有余力的同學學習。實驗中僅要求學生掌握APB總線的基本讀寫時序。

通過系統總線實驗，使學生理解現代系統總線的設計思路，理解板級總線與片內系統總線的區別。

2.GPIO設計實驗

GPIO是SoC系統最基本的外設IP，可以用作各類總線擴展接口，還可以提供額外的控制監視功能。本實驗要求學生需要依據設計規范，設計出一款基于APB總線接口的GPIO外設IP，特別要求GPIO支持硬件“讀―改―寫”操作。通過該實驗使學生理解IP核的設計重點，重點建立軟硬件劃分的設計思想，理解軟硬件資源開銷。

圖3所示為實驗技術規范定義的GPIO框圖，主要包括數據模塊和中斷模塊。GPIO規范要求設計具有如下特征：軟件配置輸入或者輸出；支持硬件“讀-改-寫”功能；可配置作為中斷源；可配置支持上升沿和下降沿中斷。

在實際教學中，要求學生必須完成GPIO的數據模塊的設計。中斷模塊的設計可作為開放性實驗。在實驗中，要求學生用軟件實現“讀―改―寫”操作，與硬件的“讀―改―寫”操作比較，深刻理解嵌入式系統設計中的軟硬件開銷問題，對SoC系統的軟硬件劃分思想有初步的認識。

3.開放性實驗

SoC系統的內容豐富，由于EDA技術學時有限，筆者將一些課程教學無法涉及的內容放在EDA課程設計的開放性實驗環節。學生可以在利用SoC系統平臺開發外設IP，豐富平臺功能。

開放性實驗提供的可選實驗包括：PWM電機控制實驗，要求學生根據規范要求設計PWM IP并控制電機運轉；UART通用串口實驗，要求學生根據規范設計UART IP并與PC 調試助手通訊；SPI FLASH編程實驗，要求學生根據規范設計SPI IP并完成SPI FLASH編程；I2C接口液晶控制實驗，要求學生根據規范設計I2C IP并控制液晶模塊；RTC實驗，要求學生根據規范設計RTC IP并編程支持實時時鐘；未來開放性實驗還將提供SD Card IP，USB IP，Ethernet IP等實驗。

集成電路設計技術發展迅猛，SoC系統平臺的擴展和豐富需要教師不斷學習，以確保學生在校期間能接觸到最先進的集成電路設計知識，快速適應未來工作。

四、 結束語

針對當前本科教育階段SoC系統教學中重理論，輕實踐，重軟件，輕硬件設計的問題，筆者利用自己研發的SoC系統實驗平臺，積極探索EDA技術課程教學，加強實踐環節指導，提升學生對SoC系統的理解，使學生初步建立起軟硬件協同設計的思想。利用EDA課程設計的開放性實驗環節，指導學有余力的學生獨立設計一些簡單的外設IP，培養學生興趣，進一步增強學生就業競爭力。

注釋：

①參見的內容。

參考文獻：

[1]郭煒， 郭箏，謝憬.SoC設計方法與實現[M].電子工業出版社，

2007.

[2][美]羅文.復雜SoC設計[M]. 吳武臣， 侯立剛，譯.機械工業出版社，2006.

[3]趙川，徐濤，孫曉光.高性能處理系統的軟硬件協同設計研究[J].計算機工程與科學，2009，31（1）：20-23.

[4]于海，姚啟桂，虞躍，等.基于SoPC的狀態監測裝置的嵌入式軟硬件協同設計[J].現代電子技術，2012，（22）：1-4.

[5]周莉莉，周淑閣.EDA課程教學方法的研究與實踐[J].實驗室科學，2008，（5）：55-57.

[6]翟文正，管功湖.將EDA 技術引入計算機組成與結構實驗教學的研究[J].實驗室研究與探索，2008，（12）：12-14.

[7]周立功.ARM嵌入式系統基礎教程[M].北京：北京航空航天大學出版社，2008.

篇8

關鍵詞： 嵌入式應用 教學體系 實驗教學

嵌入式技術是21世紀計算機技術發展的一個重要方向。嵌入式技術的發展，是當今新型技術時代的一個重大標志。

在當前數字信息技術和網絡技術高速發展的后PC時代，技術的飛速進步及市場對高端智能產品需求的日趨增長，8/16位微處理器已無法滿足高端智能產品對微處理器性能的最低要求。而32位嵌入式微處理器因其高主頻、低功耗、高性價比、可運行嵌入式操作系統等特點，已經在高端智能產品、工業控制、信息家電等領域已取得了廣泛應用[1，2]。

近年來，在電子信息學科單片機原理及應用課程、16位及32位微機原理及接口電路等課程的教學中，仍以匯編語言、接口編程等作為主要知識點進行講授，現有課程內容、教學設施和教學手段與現今嵌入式技術的飛速發展嚴重脫節，技術差距在不斷加大，傳統的課程體系和教學方法已經無法滿足應用型人才培養的要求。為此，更新嵌入式應用相關課程教學內容，進行課程改革和實驗建設迫在眉睫。

1.循序漸進，構建三位一體的課程群體系

目前嵌入式應用的實現主要有三種形式：面向實時性要求較低、無需多線程的簡單系統，一般選用單片機等8位或16位處理器的解決方案，適用于低端應用場合；面向處理速度較快、需要操作系統支持的場合，可選用基于FPGA或ARM的片上系統（SOC）的解決方案，適用于高端應用場合；而在如汽車電子、航空航天等工業級應用場合，一般自主開發專用數字集成電路實現嵌入式應用[3]。

圖1 嵌入式應用的實現形式

嵌入式應用課程群針對這三個方向開設三門主干課程：單片機原理與應用、片上系統與嵌入式應用和數字集成電路設計，《單片機原理與應用》以8051為代表，主要講授8位微處理器的結構和工作原理，讓學生對嵌入式系統形成基本概念，學習一般微處理器的指令集、工作原理、硬件配置和軟件開發。《片上系統與嵌入式應用》以FPGA為平臺，著重講授SOPC系統設計方法，在先修課程的基礎上逐步深入，讓學生從這門課程的講授中既能學習到實用性較強的簡單數字系統開發，又能接觸到如底層驅動程序、實時操作系統等嵌入式應用的前沿技術。最后，特別針對本專業微電子的專業特點，開設《數字集成電路設計》，專門講授嵌入式處理器數字IC的開發和使用，培養學生具有設計具有自主系統架構嵌入式專用IC芯片的能力，形成本專業特色鮮明的培養模式。

圖2 嵌入式應用課程群體系

2.教學科研并重，不斷更新教學內容和教學方法

嵌入式領域的技術更新換代速度十分的快，因此，要求教師在教學過程中不斷跟蹤新技術，更新教學內容和教學方法。在“嵌入式應用”課程群建設的過程中，我們將課程的教學內容和教師所承擔各級科研項目中所獲得的工程實踐經驗緊密結合起來，在每個輪次的教學中，都會根據目前最新的前沿技術，加入一部分新的教學內容，以達到更好地提升學生知識水平的效果。我們編寫了適合我校辦學特色的嵌入式系統實驗（實訓）指導書、PPT教學課件、AVI視頻教學動畫等教學資料。目前，課程群中三門課程在教學內容和方法方面都進行了有益的探索。

（1）《單片機原理與應用》課程采用目前工程實踐廣泛采用的C程序設計語言進行描述，改變了以往使用匯編語言講授枯燥、乏味的特點，更易于學生理解和實際應用。同時，我們還在課堂教學中引入了Proteus單片機仿真軟件進行案例教學。在講授完單片機的基本原理之后，教師以講授實際案例為手段訓練學生對于各知識點的理解和應用能力[4]。在此過程中，學生與教師同步在課堂中用自己的計算機完成案例的復現，并用Proteus仿真軟件驗證程序運行的實際效果。應用案例教學法，學生的學習不再是一味地聽，而轉變為實際動手實踐，在實踐中嘗試、總結和提升，學生學習效果顯著強化。

（2）《片上系統與嵌入式應用》是一門新開課程，主要講授Nios II軟核處理器的體系結構、設備和SOPC系統的開發流程。在課程內容上，側重嵌入式處理器的應用而非原理，避免與單片機課程重復。在上一學期學生學習過單片機課程的基礎上，重點講授SDRAM存儲器、Flash存儲器、UART接口等低端單片機系統不涉及的內容和應用實例。在教學方法上，采用任務驅動法來激發學生的學習興趣，以一個簡單的設計實例為主體，介紹軟硬件的開發流程，開發環境的使用和編程思想，使學生循序漸進，逐步深入[5]。例如：設計一個點陣顯示屏控制器，圍繞這個任務讓學生熟悉構建SOPC系統所要用到的外部RAM接口、外部Flash接口、Avalon三態橋、定時器、鎖相環、自定義點陣等外設的特點和編程方法。這種教學方法將學習的難點分散到各個任務中，能使學生在完成任務的同時深刻理解所學內容。

（3）《數字集成電路設計》課程以Verilog語言設計為切入點，從最簡單的邏輯電路設計開始，逐步深入復雜的微處理器電路設計。在教學內容上，針對嵌入式應用課程群的特點，圍繞微處理器的主要結構如ALU、ROM、寄存器組、RISC模型機等電路的原理和設計方法進行講授，學生在經過這門課程的學習后，可以掌握自己動手開發一塊具有自主知識產權的專用嵌入式處理器芯片的能力。

3.開設綜合性、設計性實驗，培養學生創新能力

應用型本科人才并不是“狹窄于技術”的工匠，應具有開放的辯證思維和創新精神。在嵌入式課程群實踐體系的建設過程中，除了開設常規的基礎性實驗以外，在《片上系統與嵌入式應用》和《數字集成電路設計》課程設計中開設了一系列的綜合性和創新性實驗，這些課題來源于實際的工程設計和科研項目，由學生自行提出可行的設計方案，與指導老師共同討論后實施，整個過程由學生主導，充分發揮學生的主觀能動性和創造力。我們將實驗內容分為以下三類。

（1）基礎性實驗。主要是讓學生在實驗指導書的指導下將理論課上所掌握的知識和概念通過實驗的方式進行鞏固，通過直觀、具體的實驗結果驗證理論結果，熟悉軟件使用方法和設計流程。包括PWM直流電機控制、標準輸入輸出設備字符串流控制、PIO控制流水燈、自定義外設點陣控制等實驗。

（2）綜合性實驗。這部分實驗區別于基礎性實驗，并不給出具體的實驗過程，只給出基本原理和大致方案，要求學生綜合運用所學專業知識，周全考慮，自行確定具體的實驗步驟和方法。這部分實驗往往涉及多門知識點甚至是多門課程，包括無線溫度數據采集、μC-OS多任務操作系統、觸摸屏人機交互等實驗。

（3）創新性實驗。這部分實驗主要面向部分基礎知識過硬、動手能力強的優秀學生，利用課外時間提高他們在嵌入式應用方面的實際能力。這類實驗以省、校兩級大學生實踐創新項目為載體，不拘泥于理論和實驗課程的范圍，由學生自主選題，形成創新團隊，由團隊指導老師負責。我們成立了開放的嵌入式創新實驗室，實驗室由老師、實驗員和高年級學生共同值班，學生可以隨時申請使用實驗設備，完成相應的實驗。通過這種形式的鍛煉，嵌入式創新實驗室的同學在省大學生電子設計競賽、全國電子專業人才設計與技能大賽中都取得了優異成績。

4.結語

嵌入式應用課程群經過以上所述課程體系的調整、教學內容的豐富及實驗教學的改革，不斷增加新知識，改進教學手段和教學方法，通過課堂教學、實驗教學和教學科研的結合，在學生創新意識和實踐動手能力培養方面進行了有益嘗試和探索。未來我們將在深化教學改革的過程中不斷探索，不斷完善，探索出一套適合應用型人才培養的嵌入式應用教學培養模式。

參考文獻：

[1]周立功.SOPC嵌入式系統基礎教程[M].北京：北京航空航天大學出版社，2006.

[2]宋彩利，康磊.數字系統設計與SOPC技術[M].西安：西安交通大學出版社，2012.

[3]李蘭英，崔永利，李妍等.基于FPGA技術的嵌入式應用型人才培養教學體系[J].計算機教育，2011（16）：18-21.

[4]陳林，魏淑桃，石林祥等.應用型本科“SOPC設計與應用”課程教學改革探索[J].計算機教育，2012（19）：82-85.

篇9

關鍵詞：JFET；運算放大器；版圖設計；可靠性

0 引言

該JFET輸入運算放大器主要用在高速積分器、快速D/A轉換器、采樣-保持等電路中，其關鍵技術指標是高精度、高速和高可靠。作為集成電路設計流程中最重要的一個環節，芯片版圖的設計將是提高電路精度、成品率和可靠性的關鍵因素。

1 芯片功能及原理圖

本文設計的JFET輸入雙運算放大器輸入偏置電流最大200pA，失調電流最大50pA，失調電壓最大2mV，共模抑制比最小85dB，電源抑制比最小85dB，電壓增益最小90dB，轉換速率最小10V/μs，增益帶寬積最小4.5MHz。電路由失調調零電路、輸入ESD保護電路、偏置電路、差分輸入電路、電壓放大電路、輸出擴流電路、保護電路組成。電路原理圖如圖1所示。

2 芯片版圖設計

2.1 芯片版圖的平面設計

本文設計的JFET輸入雙運算放大器最大的熱源就是輸出擴流電路，為了保證電路精度，降低溫度對輸入部分的影響，應該將差分輸入電路遠離輸出擴流電路；保護電路需要測量輸出管的電流和結溫（主要是電流），因此需把它放在貼近輸出擴流電路的位置；電路失調調零電路考慮到電路中測應放在芯片邊緣；偏置電路采用正溫度系數的擴散電阻和負溫度系數的齊納二極管串聯，基本消除了溫度的影響，可以放在輸出擴流電路邊上，同時降低了溫度對差分輸入電路的影響。

考慮到電路的高可靠性能，在電路的輸入、輸出、電源端均加上ESD保護電路，提高電路抗靜電等級。

綜上所述，結合具體布線情況，得出了芯片版圖的整體布局，如圖2所示。

2.2 主要模塊及元器件版圖設計

本設計采用4μm雙極對通隔離兼容JFET工藝，單層金屬布線，共15次光刻版，全部采用負膠接觸光刻。最小特征尺寸為4μm，外延層厚度12μm，電阻率3Ω?cm，基區結深2.5～3.0μm。

2.2.1 標準元器件版圖設計

本設計中用到的標準元件主要有P溝道JFET、外延型JFET，小功率npn晶體管、橫向pnp管、電阻、電容。P溝道JFET溝道長度設計為10μm。外延型JFET溝道寬度設計為32μm。小功率npn晶體管發射區下限尺寸主要受光刻精度的限制，小于4mA的npn晶體管發射區為φ22μm圓形，發射極電流按0.1mA/μm計算【1】；4～25mA的npn晶體管發射區設計為200μm×18μm的矩形。縱向pnp晶體管發射區設計為350μm×30μm的矩形，同時在發射區做重摻雜，提高縱向pnp管的大電流增益。橫向pnp管基區寬度設計為14μm。

另外，設計時還采用了發射極鋁層大面積覆蓋（過EB結勢壘區），以減少表面復合，提高npn管和橫向pnp管的小電流放大倍數【1】。

本設計中采用的電阻主要有基區電阻和高硼注入電阻。對于精度要求高、匹配性好的電阻采用基區電阻，如差分輸入端要求精確匹配的電阻。為了保證電阻的精度和好的匹配性，設計時盡量避免彎頭的出現。其余要求不高且阻值較大的電阻采用高B注入電阻，為了形成可靠的歐姆接觸，在接觸孔下的擴散區做了重摻雜。

電容器的設計采用MIS電容器，考慮電路對轉換速率的要求，電容面積按2pF/10000μm2計算。

2.2.2 差分輸入電路的版圖設計

差分輸入電路的精度是影響JFET輸入運算放大器的最主要因素。因此，在版圖設計時除了合適的布局外，還要充分考慮到該部分電路所用元器件的匹配性，設計時主要采用以下匹配原則：（1）JFET采用統一的幾何形狀，放置在最相鄰的位置，采用共質心拓撲結構交叉耦合的版圖設計【2】；（2）JFET所屬隔離島實行N+重摻雜，保證隔離島等電位，減小JFET表面漏電；（3）npn晶體管發射區采用φ22μm圓形結構，放置在JFET邊上，采用交叉耦合的版圖設計，減小輸入級有源負載失配對失調的影響；（4）匹配好的JFET遠離芯片熱源，放置在芯片的對稱軸上；（5）所用電阻均為基區電阻，條寬為20μm。采用上述原則設計出如下結構：

經布局規劃，模塊實現和版圖優化，得到芯片的整體版圖（圖4），芯片版圖尺寸為：3380μm×1860μm。

3 流片結果及分析

芯片版圖經總體布局、布線設計完成后，對版圖進行了DRC和LVS檢查，并在流片廠雙極對通隔離兼容JFET工藝線成功流片，芯片圖形如圖5所示。

表1是該運算放大器樣品的上機測試參數與國外同型號產品對比結果。從表1可以看出，該運算放大器達到了國外同型號產品的參數要求（實測時TI公司同類產品IB為100pA左右，Linear Technology公司同類產品IB為150pA左右），可以替代進口的同型產品。

4 結語

為了實現高精度、高速、高可靠運算放大器，本文設計出了一種輸入級完全對稱的版圖結構。芯片版圖經總體布局、布線設計完成，并在流片廠成功流片。結果表明，該芯片的性能指標優于國內同型產品，版圖設計很好地實現了電路功能，初測芯片的成品率達90%。

參考文獻：

篇10

【關鍵詞】數字 FPGA集成 電路驗證

對于數字集成電路而言，其涉及到的工作都是比較復雜的，自身的功能也比較多樣，為了在驗證方面獲得較高的提升，必須在驗證指標、驗證手段上進行優化。對于數字集成電路FPGA驗證而言，其本身就是重要的組成部分，而在參數的驗證和功能的分析方面，都表現出了一定的復雜特點，傳統的模式無法滿足現階段的需求。所以，我們要針對數字集成電路FPGA驗證的特點、目的、要求，完成各項工作的不斷提升。在此，本文主要對數字集成電路FPGA驗證展開討論。

1 FPGA概述

在數字集成電路當中，FPGA所發揮的作用是非常積極的，現如今已經成為了不可或缺的重要組成部分。從應用的角度來分析，FPGA是一種現場編程門陣列，它主要是在可編程器基礎上，進一步發展的產物。可編程器主要包括PAL、GAL、CPLD等等。FPGA在具體的應用過程中，具有較強的針對性，其主要是作為專用集成電路領域的服務，并且自身所代表的是一種半制定的電路。從客觀的角度來分析，FPGA的出現和應用，不僅在很多方面解決了定制電路所表現出的不足，同時又在很大程度上克服了原有的問題，主要是克服了編程器件門電路數有限的缺點。由此可見，數字集成電路在應用FPGA以后，本身所獲得的進步是非常突出的，并且在客觀上和主觀上，均創造了較大的效益，是非常值得肯定的。

2 FPGA器件介紹

隨著數字集成電路的不斷發展，FPGA的應用效果也越來越突出。目前，關于數字集成電路FPGA驗證，業界內展開了大量的討論。對于FPGA驗證而言，需從客觀實際出發。FPGA器件，是驗證數字集成電路的主要工具，因此首先要在該方面做出足夠的努力。在芯片流片之前，對數字集成電路的整體設計，開展有效的FPGA驗證，能夠針對數字集成電路的實際工作情況，進行深入的了解和分析；針對遇到的問題，可以采取有效的方案來解決，避免造成較大的損失。

相對而言，采用FPGA進行驗證的過程中，硬件環境的標準是比較高的。首先，我們在驗證工作之前，必須設計出相應的PCB板，完成相關系統的驗證和構建。其次，在驗證的過程中，必須充分考慮到成本的問題，與芯片的流片費用相比較，FPGA的驗證成本較低，是主流的選擇。第三，數字集成電路FPGA驗證過程中，多數情況是由兩個部分組成的，分別是FPGA和器件。器件主要包括開關、存儲器、LED、轉接頭等等。

數字集成電路FPGA驗證時，需針對不同的電路實施有效的驗證。例如，在實際工作當中，如果是要驗證EPA類型的芯片，必須對成本因素進行充分的考量。建議選擇Spartan3 XC3S1500 FPGA進行驗證處理。選擇該類型的FPGA，原因在于，其芯片為150萬門級，能夠滿足EPA的客觀需求。同時，在FPGA的利用率方面，超過了90%，各方面均取得較好成果。

3 基于FPGA的驗證環境

數字集成電路在目前的發展中，獲得了社會上廣泛的重視，并且在很多方面都表現出了較強的高端性。為了在FPGA驗證方面取得更多的進展，必須針對驗證環境進行深入的分析。本文認為，一個比較完整的驗證方案，其在執行過程中，必須充分的考慮到芯片的實際工作環境，考慮到理想的驗證環境，考慮到二者的具體差別。尤其是在網絡的工作環境方面，其包含很多復雜的數據包，將會對最終的驗證造成不利的影響。例如，我們在開展EPA芯片的驗證工作中，可嘗試使用OVM庫類驗證芯片的基本通信系統、功能，再利用FPGA的輔助驗證，與時鐘進行同步處理，從而選擇合理的驗證方式，針對數字集成電路完成比較全方位的驗證，實現客觀工作的較大進步。

4 關于數字集成電路FPGA驗證的討論

數字集成電路FPGA的驗證工作，在很多方面都表現出了較高的復雜性和較強的技術性，現階段的部分工作雖然得到了較大的進步，但也有一些問題，還沒有進行充分的解決，這對將來的發展，會產生一定的威脅和不良影響。例如，FPGA基于查找表結構，有固定的設計約束和要求，以及定義明確的標準功能，而ASIC基于標準單元和宏單元，按照一般IC設計流程進行設計，并采用標準的工藝線進行流片，在設計時存在的選項以及需要考慮的問題往往比FPGA多很多，所以在將FPGA設計轉化為ASIC設計時，需要考慮如何轉化并了解這些轉化可能帶來的相關風險。

5 總結

本文對數字集成電路FPGA驗證展開討論，從目前的工作來看，FPGA在驗證過程中，表現出的積極效果還是非常值得肯定的，各項工作均未出現惡性循環。今后，應在數字集成電路以及FPGA驗證兩方面，開展深入的研究，健全工作體系的同時，加強操作的簡潔性。

參考文獻

[1]陳玉潔，張春.基于EDA平臺的數字集成電路快速成型系統的設計[J].實驗技術與管理，2012，09：101-102+107.

[2]張娓娓，張月平，呂俊霞.常用數字集成電路的使用常識[J].河北能源職業技術學院學報，2012，03：65-68.

[3]呂曉春.數字集成電路設計理論研究[J]. 就業與保障，2012，12：32-33.

[4]伍思碩，唐賢健.數字集成電路的應用研究[J].電腦知識與技術，2014，19：4476-4477.

[5]閆露露，王容石子，尹繼武.基于AT89C51的數字集成電路測試儀的設計[J].電子質量，2010，08：7-9.

作者簡介

于維佳 （1982-），男，廣西壯族自治區柳州市人。碩士學位。現為柳州鐵道職業技術學院講師。研究方向為智能檢測與控制技術。

作者單位

1.柳州鐵道職業技術學院 廣西壯族自治區柳州市 545616