導語：如何才能寫好一篇簡單的電路設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：拉壓力；傾斜角；單片機；STC90C5A60S2

中圖分類號：TP311 文獻標識碼：A 文章編號：1009-3044（2015）09-0230-02

Abstract： This design is a fault detection system based on MCU. It uses modular， hierarchical design. It uses the pressure sensor to complete the acquisition of the tower stress. And it uses a tilt angle sensor to measure the tower inclination angle. The measured data contrasts with the original data through the microcontroller STC90C5A60S2. The fault pole number will be sent to the control center through the communication module. The system is simple and stable. The effect is ideal. It has the very high application value.

Key words： tension and pressure； inclination； MCU；STC90C5A60S2

桿塔頂部可用面積小，拉力采集裝置放置在桿塔和絕緣子的連接處，通過桿塔和絕緣子的拉力來判斷輸電線的負載。傾斜角度采集裝置放在桿塔頂端的平整位置，來確定桿塔是否傾斜（需給其一個初始角度的允許范圍）。通過簡單的單片機來完成本次設計，不僅能節省成本，而且效果理想，也是我們設計的一個重點。

1 設計內容

本次設計是依靠拉壓力采集模塊與傾斜角度采集模塊及單片機最小系統來檢測桿塔是否發生故障，一旦檢測到故障的數據單片機STC90C5A60S2會發出一個關于故障的數字信號，再傳輸給通信模塊SIM900A，發送提醒至控制中心。整個系統由測量部分（包括拉壓力采集模塊，傾斜角度采集模塊），控制系統（單片機最小系統），通信部分（GSM模塊）組成。設計圖如下：

1.1 電源模塊

電源電路的設計對本次設計有非常重要的作用。一般而言，整個系統會由大量的模擬電路和大量的數字電路組成，這兩類電路對電源的具體要求是不一樣的，往往數字電路會干擾到模擬電路的使用。因此，電源設計除了要有特定的輸入、輸出電壓和輸入、輸出電流外，還要求能夠擁有紋波小、體積小、效率高、噪聲低、可靠性高以及一定的抗干擾能力和抗電磁兼容性等特性。

本次電路設計的電源模塊選用的是12V輸出的直流穩壓電源給整個系統供電，之后經過降壓模塊給傳感器，通信設備以及單片機最小系統供電。

1.2拉壓力采集模塊

QLLY拉壓力傳感器能輸出桿塔的受壓力情況，將采集的數據發送給單片機，單片機將數據進行分析，實現不間斷的檢測。拉壓力傳感器又稱作電阻應變式傳感器，是一種能夠把物理信號轉變成為可測量的電信號輸出的裝置。S型拉壓力傳感器通常用在指定的標準稱量中，尤其在一些要求高精度的工業稱量系統中使用廣泛。因為QLLY拉壓力傳感器的高度可靠性以及密封設計，即使在惡劣環境下仍能長時間連續穩定的工作，所以我們在本次的電路設計中選擇了這個傳感器。桿塔常年曝曬在陽光下，要求傳感器能適應各種氣候條件，QLLY拉壓力傳感器能夠很好的解決這個問題。同時此傳感器的輸出端有屏蔽信號干擾的作用，是測量更加準確。QLLY拉壓力傳感器連接到BSQ-2變送器進行模擬信號的放大。BSQ-2變送器的工作電壓是12V，能產生10V的激勵電壓供給QLLY拉壓力傳感器供電，把QLLY拉壓力傳感器采集到的mV級的信號放大到V級，之后傳輸給單片機。

1.3 傾斜角度采集模塊

ADXL335傳感器是一種高精度、低功耗及單一的IC芯片加速度傳感器，其電壓在1.8V至3.6V之間，在C55°C 到125°C溫度范圍內，采用5×5×2 mm的LCC的封裝。具有質量輕巧的特點，本產品PCB模塊尺寸僅22mm×23mm。ADXL335傳感器能夠將桿塔相比于垂直情況的傾斜情況即時發送給單片機，如果傾斜角度與設定的角度偏差較大時，單片機通過通信模塊將故障桿塔編號發送至終端。

1.4 通信模塊

SIM900A模塊是一款采用SMT封裝，其體積更為小巧的GSM/GPRS模塊，采用ARM926EJ-S架構，性能強大，可以內置客戶應用程序，性能強大可靠。其GPRS模塊，是以移動數據的形式完成信息的傳輸，對于網絡信號不好的地方，會造成數據傳輸的失敗，不能使用GPRS功能。所以我們選擇以GSM模塊來完成單片機與終端的數據傳輸，在終端會顯示具體哪個桿塔出現問題，從而派工作人員前往事故現場，處理問題。

1.5 最小系統

最小系統選用的單片機型號為：STC90C5A60S2。這款單片機本生具有高速的運轉，高可靠的性能、功耗低、抗靜電、抗干擾能力強等優點，傳統的8051的指令代碼完全適用于這款單片機，但這款的反應速度更快，工作電壓為3.5-5.5V，工作頻率為0-35MHz，有自帶的A/D裝換，10位精度的ADC，能夠減少硬件的使用，簡化電路的硬件設計，使電路的體積更加小巧，輕便。

1.6 軟件設計

整個設計的完成是依靠硬件電路與軟件程序的配合，通過對硬件電路的定型使軟件程序也一并確定下來了。整個軟件程序是包括主程序和子程序兩部分。主程序是完成對硬件電路的初始化的設置，子程序來完成其他模塊的調用等功能。

我們在主程序中，完成了對QLLY拉壓力傳感器、ADXL335傳感器的初始化設置，同時通過傳感器輸出信號經過單片機的處理通過SIM900A模塊發送至控制中心。主程序模塊框圖如下：

2 結束語

本此設計是用來實現通過單片機來完成桿塔的故障檢測控制的設計，在檢測過程中是通過QLLY拉壓力傳感器，ADXL335傳感器采集桿塔受力和傾斜角度，以單片機STC90C5A60S2為核心控制部件，并通過SIM900A模塊實現和終端的數據傳輸。我們此次的設計實現了對單片機在桿塔監控中的應用，能夠在其他方面進行更好的推廣。

參考文獻：

[1] 但小容， 陳軒恕， 劉飛. 智能復合桿塔傾角監測系統[J]. 2011（2）.

[2] 楊洪磊， 梁仕斌， 李川， 苗雪鵬， 昌明. 基于FBG的電力桿塔傾角傳感器研究[J]. 2013（3）.

篇2

摘 要 國省干線一級收費公路的建設和還貸由于主體不同，在財務核算特別是還貸資金的核算上很難對接，如果銜接不好，極易出現“兩張皮”現象，本文主要從建設單位和還貸單位（收費站）建設期和營運期債務和還貸的財務核算入手，在各節點上建立了一一對應的關系，使收費公路的債務余額在兩個核算主體的財務賬面上都能對應并明確地反映出來。

關鍵詞 應收生產單位投資借款 債務本金 營運期利息

為了拉動內需，國家陸續出臺了刺激經濟發展的多項政策，其中對基礎設施建設的投入是重中之重，公路交通作為主導產業，在國民經濟中占有很大的比重。為了響應國家的政策號召，山西省委省政府果斷決策提出在2012年底高速公路里程已突破5000公里的基礎上，2013年再新建續建高速公路685公里，完成投資230億元，續建改建國省干線公路500公里，完成投資40億元。這些項目的開工建設，需要大量的資金，除去國家投入的資本金外，按照75%的銀行貸款比例計算僅2013年新建續建的高速公路和國省干線公路就需籌措銀行貸款202.5億元。為了圓滿完成工程建設目標，省交通運輸廳多渠道籌集建設資金，除去資本金外，金融機構貸款仍是主要的資金來源。

目前，山西省高速公路建設經營和管理均實行公司化運作，項目建設前期成立建管處，建成后由高速公路公司運營管理，獨立核算。而國省干線公路則在建設前通常由各公路建設單位成立專門的項目部對工程進行全方位的管理，工程建設資金由項目部財務單獨建賬，獨立核算。如該項目按照收費還貸公路建設，則項目竣工經省政府批準后設立收費站收費還貸，收費站會計業務由各站單獨核算。由于收費站和建設單位執行不同的會計制度，加之不在一套財務賬中核算，如果在賬務處理中不能很好的對接，極易形成賬務與實際“兩張皮”的現象。筆者根據實際工作中積累的經驗，并參閱有關書籍，對國省干線公路建設單位和收費站財務對接的會計處理談幾點粗淺看法。

一、建設單位的會計處理

1、當收費公路工程建設項目竣工驗收后，及時做好竣工財務決算工作，憑社會中介機構出具的竣工決算審計報告，做結轉“交付使用資產”的會計分錄：

借：交付使用資產

貸：建筑安裝工程投資

其他投資

待攤投資

2、根據工程項目資金來源，按照項目資本金和貸款金額，做核銷“交付使用資產”的會計分錄：

①、核銷資本金和基建撥款時：

借：基建撥款

項目資本

貸：交付使用資產

②、核銷基建投資借款時：

借：應收生產單位投資借款

貸：交付使用資產

《建設單位會計制度》中規定，核銷基建投資借款時，還有一個過渡科目“待沖基建支出”，規定核銷基建投資借款時借：應收生產單位投資借款，貸：待沖基建支出，下年初資金轉銷時再借：待沖基建支出，貸：交付使用資產。至此，基建撥款和項目資本等這些無償的資金來源已完成了建設使命，退出建設單位。

③、當工程竣工通車，收費站建成后，使用通行費收入返還款撥付建設單位還貸資金時：

借：銀行存款

貸：應收生產單位投資借款

④、當建設單位用通行費撥款償還銀行貸款時：

借：基建投資借款-本金

貸：銀行存款

⑤、當工程竣工驗收，建設單位根據銀行出具的營運期貸款利息單時：

借：應收生產單位投資借款

貸：基建投資借款-利息

當收到通行費撥付還貸資金和建設單位償還貸款時，分別做以上第③和第④會計分錄，無特殊原因，“應收生產單位投資借款”和“基建投資借款”科目記錄的金額應當一致，當兩科目的余額同時轉為零時，表明該建設項目的所有債務已經還清。

二、收費站的會計處理

1、當公路通車收費站成立后，初始建賬時，應按照建設單位項目竣工決算時銀行貸款做如下會計分錄，其金額應和建設單位“應收生產單位投資借款”相一致：

借：其他應收款-應收公路建設資金

貸：其他應付款-**公路建設欠款

2、按照規定，收費站作為收費還貸公路的還貸主體，理應承擔償還貸款的責任和義務，但根據目前收費站會計處理的一貫做法，通行費返回的還貸資金不通過收費站而直接撥付到建設單位償還銀行貸款，但需通知收費站列報還貸支出，當建設單位收到上級部門返還用于償還貸款的通行費收入時應通知收費站做如下會計分錄：

借：通行費支出-還貸

貸：上級撥入通行費

同時：

借：其他應付款-**公路建設欠款

貸：其他應收款-應收公路建設資金

3、年末，依據上級部門下達的通行費支出還貸計劃，對實際還貸金額做出調整，當實際還貸大于計劃還貸金額時，把超支金額做掛賬處理，待以后年度核銷，當實際還貸小于計劃還貸時，做預提處理。

4、收到建設單位通知支付營運期貸款利息時：

借：其他應收款-應收公路建設資金

貸：其他應付款-**公路建設欠款

5、根據實際路況，如利用貸款資金對收費路段進行路面大修時，工程建設項目部財務根據工程竣工決算審計報告編制財務決算，并按照實際完成的投資金額通知收費站做增加債務余額的會計處理：

借：其他應收款-應收公路建設資金

貸：其他應付款-**公路路面大修建設欠款

當收費站賬面記錄“其他應收款-應收公路建設資金”與“其他應付款-**公路建設欠款”和“其他應付款-**公路路面大修建設欠款”科目金額同時轉為零時，表明該條公路原始債務和后續債務已全部還清，收費站的使命已經完成，應予以撤銷。

三、其他特殊事項的會計處理

在實際工作當中，為了減輕利息負擔，有的單位會用自有資金墊資提前償還貸款本息，賬面記錄的銀行貸款雖已償還完畢，但并不能減少該項目的債務余額，收費站應繼續收費，直至通行費收入返還款還清墊資款才能撤銷。還有一種情況當收費站通行費收入狀況不好，未能完成上級部門下達的收入預算時，為了按照和貸款銀行簽訂的貸款合同期限按時償還貸款本息，建設單位需用其他銀行的貸款資金（或自有資金）代為償還借款，這屬于借新債還舊債，也不能減少該項目的債務余額，下面對這兩種情況下建設單位的會計處理說明如下：

1、當建設單位用借款或自有資金代為償還銀行貸款本息時：

借：基建投資借款

貸：其他應付款-墊資還貸

篇3

關鍵詞：數字邏輯；VerilogHDL；FPGA；EDA；教學改革

中圖分類號：TP302 文獻標識碼：A 文章編號：1009-3044（2016）35-0177-02

The teaching reform and practice of digital logic taking verilogHDL as the key points

ZHAO Tian-xiang， HE Jin-zhi

（Nanyang Institute of Technology， Nanyang 473000， China）

Abstract：Aiming at the backward methods and old content in the traditional digital logic course， the reform and practice of the digital logic teaching with VerilogHDL and FPGA as the key points are carried out， and the new teaching mode of the experiment drive is discussed. Not only make the students come into contact with the latest digital circuit design method， but also make it have a wide range of application prospects of the new skills. The students in the completion of this course， can really do the design， application.

Key words： Digital logic； VerilogHDL； FPGA； EDA； teaching reform

承擔《數字邏輯》這門課兩個學期了，我發現傳統的教學內容已經不適合現在社會的發展，并對此進行了教學內容的改革。在傳統的教學內容中，邏輯表達式、真值表和波形圖等這些老舊的數字電路設計方法，是教學的重點。而CPLD、FPGA和VHDL、VerilogHDL等現代化的數字電路設計方法僅僅是一個簡單的介紹。這樣的數字邏輯課程學完后，學生僅僅是對數字電路的設計有所了解，至于設計是無從談起的，現在用邏輯表達式、真值表和波形圖等去設計一個數字電路簡直是可笑的。于是，我決定把基于VerilogHDL和FPGA的現代化的設計方法作為教學的重點，這樣使學生學完這門課程后，真正能做設計，做應用。

1 VerilogHDL簡單易學

VerilogHDL是一種硬件描述語言，使用這種語言只需要把我們想設計的數字電路的功能或結構描述出來，然后由計算機輔助電路設計軟件綜合出實際可用的數字電路出來。完全不用像傳統的設計方法那樣，用邏輯表達式或真值表那樣一個邏輯門一個邏輯門的去設計。傳統的設計方法，費時費力，在門數比較少的時候還可以。但在現在動輒數億門的集成電路設計中幾乎是不可能的。使用計算機輔助電路設計軟件進行數字電路設計是時展的必然。

使用計算機輔助電路設計件進行數字電路設計就必須要用硬件描述語言，現在主流的硬件描述語言主要有兩種，一種是VHDL，一種是VerilogHDL。VerilogHDL的風格非常接近計算機軟件語言中的C語言，因此VerilogHDL比前者更容易被計算機專業的學生接受和理解。VerilogHDL和VHDL都是IEEE標準，功能和性能上沒有太大的差異，在國內使用Verilog HDL的用戶也比較多，因此我決定以VerilogHDL作為這門課的編程語言。VerilogHDL在語法，數據類型，控制語句等方面和C語言都有較多的相似性，學過C語言的計算機專業的學生很容易就可以理解和掌握這門語言。

VerilogHDL需要在計算機輔助電路設計軟件中使用，現在這種軟件已經非常成熟。我們使用的是Altera公司開發的Quartus II軟件，Altera公司是世界第二大FPGA廠商，其產品在國內有廣泛應用。FPGA是現場可編程邏輯陣列，可以通過編程變成我們想要的任意電路。我們用VerilogHDL做出設計，由Quartus II綜合出電路，如圖1所示。然后下載到FPGA，由FPGA實現驗證，最后由半導體企業生產出來使用。也可以直接使用FPGA，使用FPGA和使用專用芯片幾乎沒什么差別。

圖1 Quartus II綜合VerilogHDL設計生成的電路原理圖

2 實驗驅動的教學模式

我在教學中采用實驗驅動的教學模式，即通過大量可驗證的實驗，逐步把知識傳授給學生。在傳統的教學模式中，教師往往從基本的語法，原理講起，等語法，原理講完了，再講復雜的應用。結果，前期講理論時，學生覺得非常枯燥，后期講應用時，前面的理論又忘得差不多了，教學效果不理想。實驗驅動的教學模式即把理論教學和應用教學結合起來，穿插起來。前期不純講理論，而是以簡單的實驗，把理論融入實驗，一一驗證。每一個實驗都是一個較為完整的應用，都可以通過軟硬件驗證，這樣可以引發學生的學習興趣。由簡單到復雜，每一次實驗都會有一些收獲，跨度也不大，逐步深入，而且每一次實驗都印證了學科的實用性，增強學生學習的信心和動力。

這些實驗可以通過軟件或硬件來驗證，在Altera公司的Quartus II軟件中自帶了一個由Mentor Graphics公司為Altera定制的ModelSim-Altera軟件。ModelSim-Altera是一個仿真分析軟件。VerilogHDL包括分析測試的功能，我們寫出的實驗例程可以包含一個測試模塊。在測試模塊中，我們可以通過對輸入端口賦值，設置時間點，對實驗進行充分的測試驗證。在ModelSim-Altera仿真過程中，可以輸出虛擬示波器波形，對這些波形進行分析可以查找錯誤，驗證功能。ModelSim-Altera還提供了豐富的系統任務和系統函數幫助我們分析電路功能，可以按時間點輸出監控的參數數值。

ModelSim-Altera雖然是一個簡單實用的好工具，但仿真還是有一些局限性的。這時候，一塊FPGA的開發板就非常重要了。我們寫的VerilogHDL設計，下載到FPGA開發板中，以硬件的方式進行驗證，親眼看到，非常有說服力。使用FPGA開發板還可以進行非常實用的應用開發，比如紅外遙控、視頻編碼、VGA輸出等。

3 FPGA應用前景廣泛

使用VerilogHDL和FPGA不僅使數字電路設計簡單方便，而且對于小規模的應用，我們根本就不需要把電路生產出來，直接把設計寫入FPGA，直接用FPGA就行了。FPGA相對于單片機等傳統控制器，有很多優點。例如：FPGA可以生成任何電路，大大簡化了控制器周邊的復雜度，一些譯碼器、編碼器等芯片不需要了，降低了成本，提高了可靠度。FPGA純硬件運行，沒有CPU執行延時，響應速度非常快。在一些實時性要求非常高的場合有著傳統控制器無法比擬的優勢。比如：實時的視頻采集，高速運動裝置的控制等。

4 結束語

以VerilogHDL和FPGA為重點的數字邏輯課程教學改革，經過我這兩個學期的實踐，使原本邊緣化的一門傳統課程，煥發出新的活力。不但使學生接觸到最新的數字電路設計方法，而且使學生掌握了一門有廣泛應用前景的新技能，為其以后的發展又增添了一條新的選擇。今后我將繼續在實用化，現代化的教學實踐中探索前進。

⒖嘉南祝

[1] 馬朝，李穎，楊明.用Verilog-HDL設計數字邏輯系統[J].計算機工程，2015，26（12）：110-112.

[2] 何清平，劉佐濂，江建鈞.Verilog語言綜合問題研究[J].廣州大學學報，2006，5（5）：58-61.

[3] 徐瑩雋. 基于開放教學模式的數字邏輯電路實驗教學改革[J].電氣電子教學學報，2006，28（6）：64-66.

[4] 艾明晶. 基于自動設計方法的數字邏輯課程改革研究與實踐[J].實驗技術與管理，2012，29（9）：151-154.

[5] 唐志強. 計算機專業數字邏輯實驗的改革與創新[J].實驗室研究與探索，2013，32（10）：182-183.

[6] 羅杰，康華光. 兩種硬件描述語言VHDL/Verilog的發展及其應用[J].電氣電子教學學報，2002，24（4）：1-5.

篇4

關鍵詞：集成電路;異步電路;petri網;狀態轉移圖和Petrify

中圖分類號：TN710 文獻標識碼：B 文章編號：1004373X(2008)1601104

Design of Asynchronous Circuit Based on STG and Petrify

XIE Ye

(Electrical College,Jiangsu University,Zhenjiang,212013,China)

Abstract：With the advancement of design technics,the IC system will require asynchronous techniques in the future as the asynchronous method has more advantages than synchronous method.And the research of asynchronous technique is a hotspot.Asynchronous circuit design using Petri net is very effective because of the property of PN.The paper discusses the design of asynchronous circuit based on STG with the help of EDA tool petrify.

Keywords：integrated circuit;asynchronous circuit;petri net;STG and Petrify

1 引 言

隨著集成電路技術發展進入深亞微米后，器件尺寸不斷縮小，單芯片的集成容量不斷擴大，同步集成電路設計將面臨著在芯片中出現大量參數變異情況，因此不再能夠有效控制時鐘網絡中的延遲以及其他的一些全局信號。相對于同步電路，異步電路具有以下的一些優良特性：無時鐘偏斜、平均性能代替了最差性能、消除了全局時鐘問題、良好的移植潛力、良好的環境適應能力以及很強的互斥性等。據國際半導體技術委員會（International Technology Roadmap on Semiconductors）預測,在未來嵌入式系統和片上系統的設計將會越來越多的采用異步技術的設計方法［1］。

異步電路設計方法的研究一直是業界和學術界的一個熱點，現在已經提出了多種異步電路設計方法，在這些方法中有不少是采用petri網設計異步電路。因為petri網的一些內在屬性使得它非常適合用于描述和分析并發系統，也就異步系統。Petri 網是常用于描述并發系統的一種形式化語言，非常適合表示系統內部事件之間的并發性、選擇性和因果性。Petri網具有以下一些特性［2］：

（1） 一種理解簡單，使用方便的圖形表示法；

（2） 具有強大的模擬功能能夠在不同的抽象級對各種異步系統進行行為級描述；

（3） 形式化的運算語法能夠保證安全性及驗證的正確性；

（4） 能夠從網模型直接對電路進行綜合。Petri 網已經廣泛地用于：設計和描述異步電路、操作系統和分布計算的資源分配、并發程序的分析、性能分析和時序驗證以及高級電路設計中。

2 petri網和STG的基本定義［3］

基本Petri網為四元組,N={P,T,F,M0}，其中P={P1,P2,…，Pm}為庫所集，T={t1，t2，…，tn}為變遷集，F粒P×T）∪（T×P）為網的流關系，M0：P{0，1}為初始標識。記t={pO（p，t）∈F}為變遷的前置集，t′={pO（t ，p）∈F}為變遷的后置集。PN的庫所中可能含有托肯（token），變遷在一定條件下可以激活，若t在標識M下是授權的，則t可激活，變遷激活后產生新的標識M′，記作M［t>M0′。

petri 網是一族相關網模型的總稱，它并不是單個和已經精確定義了的模型。通常會根據某些實際應用情況給petri 網加上特定約束。信號轉移圖（Signal Transition Graph，STG）就屬于petri網的一種約束類,STG是常用于描述異步電路行為特性的一類petri網, 它是一種1有界petri 網，只允許簡單的輸入選擇。一個STG是一個三元方程組G=（N，Y，λ），N=（P，E，F，m0）表示的是一個PN；Y是一個非空的二進制信號組，λ：EY×{+，-，～}。y.+（y.-）表示信號y的上升沿（下降沿）（在4相信號中），而y.~表示y的一個信號跳變（在兩相信號中）。因此，STG就是一個由二進制跳變標識PN的事件集合。

STG是具有以下這些特性的一類petri 網:

(1) 輸入自由選擇：多個輸入的選擇必須只能由互斥輸入控制；

(2) 1有界：每個庫所中托肯數量不超過1；

(3) 活性：必須保證STG不會進入死鎖狀態；

描述速度無關電路的一個STG必須具備以下一些特性:

(4) 一致狀態賦值：在STG的任何執行過程中某個信號的跳變必須嚴格的在+和-之間進行；

(5) 持續性：如果某個信號跳變處于使能狀態，則必須保證它會激發，即這個信號跳變不會因為別的信號跳變而變成不使能；

要使STG能夠進行綜合，則還必須具備以下這個特性：

(6) 完全狀態編碼（CSC）：在STG中不允許2個或2個以上的不同標識具有相同的信號值。否則還必須引入額外的狀態變量，使不同的標識對應不同的狀態。

3 STG描述電路的基本模塊

STG基本可以用于描述各種復雜度異步電路的行為特性，但這些電路一般都是由以下4個基本構造塊（fork，join，choice和merge）按照一定的組合方式實現。圖1所示的是4個常用的構造塊。圖2所示的是一些基本門電路的PN模型。

圖1 fork,join,choice和merge的Petri網描述常用的一些基本門電路對應的PN模型如圖2所示［4］。

圖3所示的由fork,join,choice和merge構成的一個PN的例子。從圖3中可知，庫所P1是一個選擇庫所（choice），它既可以通過變遷T1把托肯傳送到庫所P2，P3和P4中去也可以通過變遷T6把托肯傳送給庫所P9。當托肯傳給庫所P2，P3和P4后，接著通過變遷T2，T3和T4在分別把其中的托肯傳給庫所P5，P6和P7,然后一個變遷T5（Join），再把托肯傳給庫所P8；當遷T6把托肯傳送給庫所P9后經過T7然后把托肯傳給庫所P8。再經過一個Merge,經過變遷T8后把P8中的托肯傳給P1。

圖2 基本門電路的PN模型圖3 由基本構造塊構成的一個PN模型圖3由基本構造塊構成的一個PN模型由這些基本模塊再加上一些其他的控制單元可以用于描述絕大部分的異步電路。用Petri網對電路進行描述后則可以通過一些相應的綜合工具把描述轉化成電路實現。

4 通過petrify來實現一個2位緩沖器電路

4.1 STG的綜合步驟

對電路的綜合是異步電路設計過程中最重要也最為復雜。采用STG描述電路后通過對其進行綜合得出電路的實現。綜合過程主要由以下幾個步驟構成［5］：

（1） 采用STG準確描述電路的行為特性以及它的（虛擬）外部環境。

（2） 檢驗所得到的STG是否滿足以下條件：1有限、一致狀態賦值、活性、僅輸入自由選擇且受控選擇、持續性以及完全狀態編碼（CSC）。

（3） 選擇一個實現模塊并且計算每個變量所對應的布爾表達式，如果采用的是狀態保持元件則相應的要計算置位復位功能的布爾表達式。

（4） 計算出所采用的實現模塊的布爾表達式。

（5） 手工修改實現，如通過一個確定的復位信號或初始化信號可以強制使電路進入一個期望的初始狀態。

（6） 把設計輸入到CAD工具進行仿真且對電路（或者是由電路組成的系統）進行布局布線。

由于要得到電路狀態必須要知道電路中所有信號值大小，因此綜合過程中的計算就可能會非常復雜，即使是很小的電路其計算量也可能會很大。所以一般都需要采用專門的EDA工具完成這個步驟，在這采用工具Petrify來完成綜合過程。

4.2 用Petrify實現一個2位緩沖器

Petrify是一個用于綜合有限petri網和邏輯綜合異步控制器的設計工具。Petrify主要是可以對petri 網進行操作以及從STGs描述得到綜合速度獨立 (speedindependent, SI)控制電路，它是一個公開的工具。

petrify可以解釋petri網成一個信號轉移圖(STG),此時事件是用數字信號的上升/下降跳變來表示。從STG開始，Petrify通過狀態編碼、邏輯綜合、邏輯分解和工藝映射到門元件庫等幾個步驟可以綜合成一個電路。在設計過程中還可以對要進行綜合的petri網加上一些所需要的特性（如自由選擇、惟一選擇、純petri 網和狀態機分解等）。Petrify也可以由設計者或工具自動生成的時序假設條件對電路進行綜合。

下面將用petrify實現一個簡單的電路，用握手協議實現一個2位緩沖器電路。圖4所示是這個電路的STG圖和輸入到petrify中的文本描述。

圖4 2位緩沖器電路的STG和文本輸入描述把電路的文本描述輸入到petrify工具中，對其進行綜合。首先petrify會判斷STG描述是否滿足CSC的條件，即STG中不允許2個或2個以上的不同標識具有相同的信號值。如果不滿足這個條件,Petrify會自動的插入一些變量來使解決這個問題。以下所示便是petrify運行后的結果：

\#./petrify/usr/soft/examples_petrify/buf_2.g

State coding conflicts for signal a

State coding conflicts for signal b

The STG has no CSC.

Adding state signal:csc0

State coding conflicts for signal a

State coding conflicts for signal csc0

The STG has no CSC.

Adding state signal:csc1

State coding coflicts for signal a

State coding conflicts for signal csc0

The STG has no CSC.

Adding state signal:csc2

The STG has CSC.

由上可知，這個電路的在綜合過程中，petrify首先提示信號a和信號b中出現了狀態編碼沖突問題，通過插入狀態信號變量csc0，csc1和csc2達到CSC的要求。

在綜合開始時設計者可以根據自己的需要選擇不同電路實現方式：包括使用復雜門實現、標準C元實現和普通C元實現等多種方式。一旦選擇了某種實現方式后，Petrify便可得出相應變量的布爾表達式。以下將給出這個2位緩沖器的普通C元實現和復雜門實現這2種方式。

4.2.1 兩位緩沖器的普通C元實現方式

C元是異步電路實現的一個最基本的元件，廣泛用于異步電路中。它包括普通C元和標準C元等。

\# more buf_2.gcnout.eqn

#EQN file for model buf_2

#Generated by./petrify 4.2(compiled 150ct03 at 3:06 PM)

#Outputs be tween brackets"\"indicate a feedback to input "out"

#Estimated area=27.00

INORDER=a b csc0 csc1 csc2;

OUTORDER=\ \ \ \ \;

\=csc0′ csc2+csc1′;

\=csc0′;

\=csc1 csc2;

\=a csc0′ csc2;

\=b csc1′ csc2;

\=csc2(\+csc0)+csc0\;#mappable onto gC

\=a(\+csc1)+csc1\;#mappable onto gC

\=b(\+csc1)+csc2\;#mappable onto gC

從petrify中得出的結果可以看到各個變量的布爾表達式（［a］=csc0′csc2+csc1′,［b］=csc0′）以及插入的狀態變量csc0,csc1和csc2的值，同時還估計出電路的面積為27個單位

4.2.2 兩位緩沖器的復雜們實現

復雜門實現是指電路不是由基本的門元件組合來實現而是采用一個復雜門實現。

#EQN file for model buf_2

#Generated by./petrify 4.2(compiled 15Oct03 at 3:06 PM)

#Outputs between brackets"\"indicate a feedback to input "out"

#Estimated ared=14.00

INORDER=a b csc0 csc1 csc2;

OUTORDER=\ \ \ \ \;

\=csc0′ csc2+csc1′;

\=csc0′;

\=csc2(csc0+csc1);

\=a(csc0′ csc2+csc1);

\=b(csc2+csc1′)

可以看出，采用不同的實現方式得出的結果也存在很大的不同，此時電路的中雖然變量a和b的布爾表達式是相同但實現過程完成不一樣，而且插入的變量csc0，csc1和csc2的值也與前面那種實現方式不同；還可以看出估計的實現電路面積為14個單位，這大大小于普通C元實現方式。以上所示的是2位緩沖器的2種實現方式，設計者還可以選擇其他的實現方式，或者建立自己的元件庫，而通過調用元件庫中實現電路。以上只是實現一個簡單的例子,petrify還可以設計更為復雜的異步電路。

5 結 語

隨著集成電路設計的發展，電路的規模越來越大，傳統的同步技術將不能滿足系統設計的要求，預計未來的系統設計將越來越多地采用異步技術。Petri網由于其內在的特性，非常適合用于異步電路設計的多個步驟中，也必將是異步電路設計方法研究的一個熱點方向。

參 考 文 獻

［1］Alain J Martin,Mika Nystrom.Asynchronous Techniques for SystemonChip Design［J］.Proceeding of the IEEE,2006,94(6):1 0891 090.

［2］Yakovlev A,Semenov A.Petrinet and Asynchronous Circuit Design.The Institution of Electrical Engineers,1996.

［3］R.大衛，H.奧蘭.佩特利網和邏輯控制器圖形表示工具（GRAFACE）\.黃建文，趙不賄,譯.北京:電子工業出版社,1996.

［4］司玉娟,王萬樹.時序邏輯電路的petri網分析方法\.計算機學報,1996,19(7):492494.

［5］Jens Sparso,Steve Furber.Principles of Asynchronous Circuit DesignA System Perspective\.Kluwer Academic Publishers,2001.

篇5

關鍵詞：高中物理；電路設計；實驗能力

老師在對我們進行物理教學過程中，讓我對電學實驗設計產生了深厚的興趣，在老師的引導下，我意識到了物理實驗是整個高中物理學習的重難點。因此，我通過自身的思考，針對一些常規電路設計進行了分析。在老師的指導下，我對電路設計進行了一些改變，不僅提高了我自身的實驗能力，同時還增強了我對物理知識學習的信心。

一、電路補償設計方法，培養物理實驗能力

我在進行電路設計學習時，發現許多同學都會遇到電流表和電壓表只存在一種的情況。在這樣的一個情況下，有的同學就會無法直接進行伏安法的應用。在老師地指導下，我發現在這樣的情況下，我們可以利用并聯或者串聯電路所具有的特點，進行電路補償設計。對于這種電路設計，我把其分為了兩種不同的形式。第一種，在只提供電壓表的情況下，我會考慮通過串聯電路的形式來進行設計。然后我會利用好串聯電流強度均等的特點，解決了沒有電流表所帶來的困難。比如：我現在擁有一只電壓表，并且我已經知道內阻為RV，而另一外有一個電池，明確這個電池的電動勢不會超過電壓表量程，這樣我就可以對內阻進行忽略。如果要求我利用這個電壓表和電池，通過開關以及相關的實驗器材來測量某個高值電阻RX。我會結合我以往的經驗，繪制出相應的電路圖（如圖1所示）。并且會按照我自己的習慣對實驗步驟進行簡單地描述，同時寫出RX的表達式。

我在對這個實驗進行設計分析時，發現只有一只電壓表，那么應該采用串聯的形式來進行電路設計。利用好K1和K2的閉合，來讀出電壓數U1。如果我把K2進行閉合，打開K1時，就可以從電壓表上讀出電壓數U2。那么RX的表達式應該是RX=（U1-U2）RV/U2。

第二種情況是只有一只電流表的情況，我在這種情況下，經常會以我的習慣來采用并聯電路來進行設計。所利用的就是并聯電路支路電壓相等的特點，解決了沒有電壓表的問題。比如：我們針對一個已知的測量電阻的電路（如圖2所示），RX為需要測量的電阻，并且在這個電路中，我們已經明確地知識了R的阻值。R1在這個電路中是保護電阻，但是其阻值未知識。E所代表的是電源，電動勢未知。K1和K2是兩個單刀雙擲開關。A為電流表，不計內阻。

同樣，按我自己的習慣，我會先對這個電路設計進行分析。因此這個實驗只提供了電流表，我可以利用好并聯電路的特點來進行設計。把K1和K2分別向a和d進行閉合，分別讀出電流數I1和I2。這樣就可以得出I1RX=I1R，從而可以得出RX=I2R/I。

二、特殊的半偏設計方法，拓展物理思維空間

除了上面所提到的設計方法之外，我個人還特別喜歡利用一些特殊的設計方法。這樣可以有效地開拓我的思路，并且能夠讓我對物理電路實驗的探索性，有一個更加深入地了解。下面我就給介紹一下我自己所經常使用的一種方法――半偏設計方法。這種設計方法，需要對電路中的某個部分的電阻進行替換，通過替換讓第二次的電表的讀精是第一次的1/2。結合電表中所表示的讀數之間的關系，可以得出兩次電陰間的關系，就可以實現得出相應的電阻。這種設計方法是一種較為另類的設計方法。并且在一些現在較為主流的實驗冊中，已經有了其中的一種方法的介紹。同樣，半偏法也具有兩種方式。一種是電流表半偏法，另一種則是電壓表半偏法。當前主流的實驗冊中，只是針對電流表半偏法進行了介紹。對于電壓表半偏法的介紹相對較少。下面我就針對我在采用半偏法進行電路設計的思路進行介紹。

比如：如圖3所示，我們要對電壓表V中的電阻RV進行測量，并且我們已經知道電壓表的量程為15V，內阻為3000Ω。在整個實驗過程中，我們擁有的是電流表A（0-0.6A）、電阻箱R1（0-9999.9Ω）、滑動電阻器R2、電池E。R2的最大阻值50Ω，額定電流1A。電池E的電動勢為9V。要求寫出RV的表達式。

我對這個實驗進行了分析，并且按照圖4進行了電路設計。通過閉合K1和K2來對R2進行調節，這樣能夠讓電壓表的指針產生一個很大的偏轉。并且我要在這個時候記錄下讀數U。當我在斷開K1時。在R2不變的情況下，對R1進行調節，讓電壓表的讀數控制在U/2，然后記錄下變阻箱的示數R1。這時就可以得出RV=R1。在這里值得一提的是，在實現這個結果，需要有一個必要的條件即：R2小于RV。

通過這樣的一種特殊方式，我們就可以很容易地進行解題。不過我自己還總結出了一個更加簡單的設計方法。

我通過思考設計出相應的電路圖如圖5所示，閉合K1和K2，記錄下相應的讀數U。當我斷開K1并對R1進行調節時，保證電壓表的讀數在U/2。并記錄下相應的變阻箱的讀數R1，則更加快捷地得出RV=R1。

三、結語

總而言之，我在進行高中物理學習過程中，通過自己不斷地思考，會針對不同的方法來進行測試。并且認真地對每一種方法進行總結，分析出其電路設計方法的可行性。在我不斷地練習中發現，這樣的我的這種學習方法，能夠有效地提高我對物理知識的理解能力，同時也拓展了我自身的物理思維空間，不僅有利于物理知識結構的構建，還能夠有效地提高電學實驗的能力。（作者單位：湖南省益陽市一中1302班）

參考文獻：

篇6

關鍵字:數字電路;組合邏輯電路;時序邏輯電路

中圖分類號:TN79文獻標識碼:A 文章編號:1673-0992(2010)06A-0042-01

眾所周知,近年,科學技術的不斷進步帶動許多行業發生了翻天覆地的變化,電子信息行業走在了科學發展的前列,表現尤為突出的是數字電子技術,科學進步的浪潮中它迅速前進,已成為當前發展最快的學科之一,數字邏輯器件已從60年代的小規模集成電路(SSI)發展到目前的中、大規模集成電路(MSI、LSI)及超大規模集成電路(VLSI)。那么,邏輯器件的變化也會影響整個數字邏輯電路的發展。

一、數字電路的狀態

數字電路顧名思義就是對數字信號進行算術運算和邏輯運算的電路,它只有兩個狀態就是0和1。在數字電路中,低電平用0表示,高電平用1表示,有時低電位也用字母L(Light)表示,而高電位用字母H(High)表示。另外在對0和1理解時,還會有時間限制,因為數字0、1表示電路狀態,結合時間看電路時,要明白電路工作時序。

二、數字邏輯電路的基本定律

數字電路的設計在生活中使用非常廣泛,但是怎樣設計出符合要求的電路,這就是一門技術活了。因此理解數字電路設計,重點在基本概念和基本方法上。數字設計中邏輯代數基本定律、組合邏輯和時序邏輯的概念是分析和設計數字系統的基礎,也是設計大規模集成芯片的基礎,所以我們在說數字電路設計之前就要先了解邏輯代數的基本知識定律。邏輯代數是英國數學家喬治.布爾(Geroge . Boole)于1847年首先進行系統論述的,也稱布爾代數。 所研究的是兩值變量的運算規律,即0,1表示兩種不同的邏輯狀態,稱這種只有兩種對立邏輯狀態的邏輯關系為二值邏輯。在邏輯代數中我們最先了解的就是進制的轉換,計算機系統中一般二進制、八進制、十進制、十六進制是了解最多的,轉換這些進制也是最容易的,掌握其中的計算方法就能得到。

三、數字電路設計―組合邏輯和時序邏輯

在做數字電路設計時主要就是組合邏輯電路設計和時序邏輯電路設計。從一方面說,這兩種電路的設計是數字電路中的一個最基本的也是最重要的部分,只有會做這兩種電路的設計才算是對數字電路入門了。所以我們先對這兩種設計作下簡單的介紹。

如果說邏輯電路設計是數字電路的最基礎的組成部分,那么門電路就是帶動這些部分運轉的重要元素,就像是一部機器,門電路就是機器中的零件,大家都知道零件在機器的運轉中起著不容小覷的作用,如果在某個部位因為一個小零件的出錯,可能會導致整個機器出故障。邏輯電路中最基本的門電路通常是與門、或門、非門。與門是邏輯與運算的單元電路;或門是邏輯或運算的單元電路;非門,也叫反相器,是實現邏輯非運算的電路。在實際的應用中并不是把它們直接使用,而是將它們組合成復合邏輯運算與非、或非、與或非、異或、同或等常用的門來實現其功能。我們在日常生活中見得最多的就是交通燈的控制,就是用組合邏輯電路設計成的。在組合邏輯電路的設計中,利用門電路的組合完成的很多電路的設計,編碼器、譯碼器就是組合邏輯電路中的器件,組成的液晶顯示器LCD,數碼顯示器LED。

時序邏輯電路中,主要的零件就是集成觸發器,在各種復雜的數字電路中不但需要對二值信號進行算術運算和邏輯運算,還經常需要將這些信號和運算結果保存起來,因此需要使用記憶功能的基本邏輯單元,而這種能儲存信號的基本單元電路就是觸發器。迄今為止,人們已經研制出了很多種觸發器電路,根據電路結構形式的不同,可以分為基本RS觸發器、同步RS觸發器、主從觸發器、邊沿觸發器等。這些觸發器的研制都是在前一種觸發器的基礎上改進而來的,通俗的說是后人在前人的研究發明中不斷提煉出的新器件。因此同步觸發器是建立在基本RS觸發器的基礎上的,基本RS觸發器輸入信號可以直接控制觸發器的狀態翻轉,而在實際應用中往往要求在約定脈沖信號到來時,觸發器才能翻轉,所以才有同步RS觸發器的出現。但是同步RS觸發器有空翻現象,不能正常計數,因此人們又研制了主從觸發器,同樣為了克服主從觸發器的一次性變化,就有了邊沿觸發器的產生。

四、數字集成電路

在很多人看來,數字集成電路是非常空洞的東西,因為只是一塊芯片,卻能實現如此多的功能。那在數字集成電路中主要有哪些電路呢?常用的數字集成電路一般有CMOS電路和TTL電路兩種。CMOS電路有消耗功率低,工作電壓范圍廣和噪聲容限大的特點,雖然在CMOS電路的輸入端已經設置了保護電路,但由于保護二極管和限流電阻的幾何尺寸有限,它們所能承受的靜電電壓和脈沖功率均有一定限度。CMOS集成電路在儲存運輸、組裝和調試過程中難免會接觸到某些帶靜電高壓的物體,所以一般要對輸入的靜電進行保護,另外CMOS還會出現電路鎖定效應,一般為了使用安全和方便,人們一直在研究從CMOS電路本身的設計和制造上克服鎖定效應方法。當然,集成電路一般的要求都非常高,它需要預先對芯片進行設計,編制一定的程序,而我們往往使用現成的電路,對它只做了一定的分析。

通過對數字電路的基本知識的解讀,當然這只是很淺的一方面。而數字電路涉及到的一些專用的集成電路。由于專用集成電路(ASIC)是近期迅速發展起來的新型邏輯器件,這些器件的靈活性和通用性使它們已成為研制和審計數字系統的最理想器件。因此數字電路的發展在今后還有很大的空間,但是在發展的同時,數字電路的基礎的知識是不會改變的,只會在原來的基礎上得到更大的改進,這需要新新的電子人來改進數字電路的不足地方,將它所存在的每一個缺點進行彌補,使各個部分它的作用發揮到最大。

數字電路在實際運用中將越來越廣泛,現在在要求普及的數字電視已經進入了千家萬戶,數字化已經成了必然的趨勢。但是任何技術知識,基礎都是最根本,最主要的,數字電路的組成剛好是是基礎。數字化的時代已經到來,打好基礎知識是數字電路發展的前提條件。

篇7

實則在教學中常常是學生的弱點,在各種考試中通過對電阻的測量的考察也可以反映出學生對電學基本知識掌握的情況,另外命題者還在不斷的推陳出新,用不同的形式對學生進行考察。下面我們就對初中測量電阻的幾種常用方法進行一個簡單的總結,希望對同學們能有所幫助。

一、初中最基本的測電阻的方法

(1)伏安法測電阻

伏安法測電阻就是用一個電壓表和一個電流表來測待測電阻,因為電壓表也叫伏特表物理論文,電流表也叫安培表,因此,用電壓表和電流表測電阻的方法就叫伏安法測電阻。它的具體方法是:用電流表測量出通過待測電阻Rx的電流I,用電壓表測出待測電阻Rx兩端的電壓U,則可以根據歐姆定律的變形公式R=U/I求出待測電阻的阻值RX。最簡單的伏安法測電阻電路設計如圖1所示,

用圖1的方法雖然簡單,也能測出電阻,但是由于只能測一次,因此實驗誤差較大,為了使測量更準確,實驗時我們可以把圖1進行改進,在電路中加入滑動變阻器,增加滑動變阻器的目的是用滑動變阻器來調節待測電阻兩端的電壓,這樣我們就可以進行多次測量求出平均值以減小實驗誤差,改進后的電路設計如圖2所示。伏安法測電阻所遵循的測量原理是歐姆定律,在試驗中,滑動變阻器每改變一次位置,就要記一次對應的電壓表和電流表的示數,計算一次待測電阻Rx的值。多次測量取平均值,一般測三次。

(2)伏阻法測電阻

伏阻法測電阻是指用電壓表和已知電阻R0測未知電阻Rx的方法。其原理是歐姆定律和串聯電路中的電流關系,如圖3就是伏歐法測電阻的電路圖,在圖3中,先把電壓表并聯接在已知電阻R0的兩端,記下此時電壓表的示數U1;然后再把電壓表并聯接在未知電阻Rx的兩端,記下此時電壓表的示數U2。根據串聯電路中電流處處相等以及歐姆定律的知識有:

I1=I2

即:U1/R0=U2/RX

所以:

另外,如果將單刀雙擲開關引入試題,伏阻法測電阻的電路還有圖4、圖5的接法,和圖3比較,圖4、圖5的電路設計操作簡單物理論文,比如,我們可以采用如圖5的電路圖。當開關擲向1時,電壓表測量的是R0兩端的電壓U0;當開關擲向2時,電壓表測量的是RX兩端的電壓Ux。故有:。同學們可以試一試按圖4計算出Rx的值。

(3)安阻法測電阻

安阻法測電阻是指用電流表和已知電阻R0測未知電阻Rx的方法。其原理是歐姆定律和并聯電路中的電壓關系,如圖6是安阻法測電阻的電路圖,在圖6中,我們先把電流表跟已知電阻R0串聯,測出通過R0的電流I1;然后再把電流表跟未知電阻Rx串聯,測出通過Rx的電流I2。然后根據并聯電路中各支路兩端的電壓相等以及歐姆定律的知識有:

U0=UX

即:I1R0=I2RX

所以:

顯然,如果按圖6的方法試驗,我們就需要采用兩次接線,可能有的同學怕多次拆連麻煩的話,那我們還可以將單刀雙擲開關引入電路圖,這時我們可以采用如圖7的電路設計。當開關擲向1時,電壓表測量的是R0兩端的電流I0;當開關擲向2時,電壓表測量的是RX兩端的電流Ix。通過計算就有:。

以上三種測電阻的方法是最簡單的測電阻方法,也是必須掌握的方法,大家會嗎,除此以外,還有常用的易于學生理解的測電阻的常用方法嗎?當然還有:

二、特殊方法測電阻

(1)用電壓表和滑動變阻器測量待測電阻的阻值

或者

用電壓表和滑動變阻器測量待測電阻的阻值,我們也可以采取以下方法:

1.如圖8所示,當滑動變阻器的滑片滑至b端時,用電壓表測量出Rx兩端的電壓Ux,當滑動變阻器的滑片滑至a端時,用電壓表測量出電源的電壓U,根據串聯電路的電流關系以及分壓原理我們可以得到:。

2.如圖9所示,當滑動變阻器的滑片滑至b端時,用電壓表測量出電源的電壓U,當滑動變阻器的滑片滑至a端時物理論文,用電壓表測量出Rx兩端的電壓Ux,根據串聯電路的電流關系以及分壓原理我們可以得到:

(2)用電流表和滑動變阻器測量待測電阻的阻值

如圖10所示,當滑動變阻器的滑片滑至b端時,用電流表測量出Rx和R滑串聯時的電流I1,當滑動變阻器的滑片滑至a端時,用電流表測量出Rx單獨接入電路時的電流I2,因為電源電壓不變,可以得到:,故有:。

(3)用等效法測量電阻

如圖11所示電路就是用等效法測量電阻的一種實驗電路。其中Rx是待測電阻,R是電阻箱(其最大電阻值大于Rx)。其實驗步驟簡單操作如下:

篇8

關鍵詞 片上系統設計導論 集成電路設計 項目化教學

中圖分類號：G642 文獻標識碼：A 文章編號：1002-7661（2015）17-0010-02

隨著半導體工藝和集成電路設計技術的發展，集成電路的規模可以達上億個晶體管，已經發展到片上系統SoC（System on Chip）。現代片上系統（SoC）是利用IP核（Intellectual Property Core）復用和深亞微米技術，采用軟件和硬件結合的設計和驗證方法，在一塊芯片上實現復雜的功能。它廣泛應用于汽車、醫療設備、手機和其他消費電子，其應用領域的市場應用結構如圖1所示。

圖1 2013年集成電路設計市場應用結構

圖2 2008-2014年集成電路行業的產值

2008年以來，我國集成電路產業總產值從2107億元增長到2915億元。2014年，據國家統計局統計，共生產集成電路1015.5億塊，同比增長12.4%，增幅高于上年7.1個百分點；集成電路行業銷售產值同比增長8.7%，增幅高于上年0.1個百分點。集成電路行業的產值如圖2所示。

近年來，半導體集成電路產業在國家政策支持下發展迅速，因此對人才的需求在不斷增加。據權威機構報道，2010年以來，中國IC產業對設計工程師的需求將達到30萬人以上，并且逐年增加，但目前國內實際人才數量相較于需求遠遠不夠。高校是人才培養的搖籃，但高校大多數教授基礎概念，并了解基本的設計流程和設計方法，遠不能滿足行業的要求。

針對這一現象，《片上系統（SoC）設計導論》課程將結合《固體物理》《半導體物理》《數字集成電路設計》《模擬集成電路設計》《VHDL語言》等多門課程，以項目化教學的形式進行教學，并且對其進行探討。

一、采用項目化教學改善學生只會理論、不會設計的現狀

（1）解決SoC設計與相關課程之間的內部聯系，教學內容主要涉獵到相類似的部分，通過將一個大項目分解成幾個小項目，通過逐漸加大項目的難度，使學生在項目中逐漸加深了對知識點的理解，并且將課程的主要內容相互銜接與融合，形成完整的SoC設計概念。例如通過對矩陣加法器的項目分解如下幾個小項目來實現，具體項目如圖3所示。通過這些項目設計過程完整地訓練，既培養了較強的SoC設計能力，還提升了學生的擇業面。

圖3 項目流程圖

（2）項目中會先有示例，然后引導學生對分解的小項目做設計，熟悉設計流程和設計方法，而且解決了理論教學與實踐教學相脫節的問題，轉變了傳統的理論教學方式，達到較好的教學效果。

二、 通過PDCA戴明環的方式改善設計的產品不能用的問題

（1）在SoC設計的過程中，通過跟蹤課內外學生設計中反應的問題，對項目難易度的進行調整，提高學生的綜合素質，逐步鍛煉和培養學生的自主學習、團結協作等能力。

（2）結合新的技術或者領域，對項目進行適當的調整，在基礎層上讓學生邊學邊做，在單個簡單的模塊中進行訓練，最后實現復雜的項目要求的功能，達到SoC設計能力的提高。

通過PDCA戴明環的方式來持續改進教學方法，對教學內容和教學計劃進行合理和高效的修改。PDCA戴明環如圖4所示。

圖4 PDCA循環

三、小結

教師指導學生設計一個完整的項目，其中包括需求、硬件設計、軟件設計、驗證等部分。學生不僅掌握了基本概念，也提高了設計實踐能力，更提升了團隊意識。《片上系統（SoC）設計導論》課程項目化教學改變了傳統的理論課教學方式，以目標為導向，以設計作為考核標準，充分發揮了學生的能動性和協作能力，使學生理論與實踐齊頭并進，縮短了與集成電路設計人才的距離。

參考文獻：

[1] 陳超，王心一，王成華. 基于PSoC的實驗教學平臺開發[J]. 實驗室研究與探索， 2010，29（10）：110-113.

[2] 馬仁杰，王榮科，左雪梅等. 管理學原理[M]. 北京：人民郵電出版社，2013，（9）.

[3]周殿鳳.片上可編程系統項目化教學探討[J].輕工科技， 2013，（5）：190-191.

篇9

【關鍵詞】C51單片機；電紅外傳感器；防盜報警

一、設計防盜報警系統的主要內容

本設計利用熱釋電紅外傳感器和單片機控制模塊等器件，設計了基于熱釋電紅外傳感器的防盜報警系統。由于它利用的是人眼無法看到的人體發出的紅外線作為信號源，組成一個無線的監控區域，所以具有極高的保密性和可靠性，只要有人非法侵入監控區域，人體發出的紅外線就會被熱釋電傳感器捕抓到，然后發出一個控制信號，這時電路就會給單片機控制系統輸入信號，使整個報警系統工作，以引起相關人員注意，同時數碼顯示器點亮，顯示報警地點。該報警系統由一臺接收機和若干臺信號探測器組成，根據防盜要求，發射機可設置在不同的需要的區域，接收機設置在一個固定的地方。首先，為系統設計方案劃分功能模塊。第一部分是電源模塊；第二部分是紅外探測模塊（可以有多個紅外探測器，置于多個需要的地方）；第三部分是主機模塊（包括顯示器，處理器，報警器等）。其次是確定硬件電路的設計，包括芯片選擇，具體電路的設計（如紅外探測電路，電源電路，主機電路，報警電路，顯示電路等）。最后是軟件部分的設計，軟件的設計主要是以具體芯片以及理解具體的硬件電路的基礎上，進行設計編程。

二、防盜報警系統的組成

防盜報警系統主要是由紅外線人體入侵檢測電路，編碼與無線發射電路，無線接收與解碼電路，單片機控制電路，顯示電路，報警電路，遙控電路和電源電路。其框圖如圖1。

圖1 防盜報警系統框圖

其主要的原理為：紅外線人體入侵檢測電路的核心就是一個探測器，用來探測是否有人體非法入侵，如果沒有人體入侵的話，就不輸出信號或者輸出的信號為0。當有人體入侵時，此探測器會根據人體的入侵速度發出1mV左右的脈沖電壓信號（脈沖頻率由入侵的人體的速度決定，在0.1Hz在10Hz之間）。之后，該電路對信號進行處理，濾除無用的信號和放大信號，使之能夠為單片機直接采集到。單片機采集到信號后，根據信號發出控制信號。當采集到無人入侵時，使七段數碼顯示器顯示“----”，報警電路不工作。當采集到誘人入侵信號時，使七段數碼顯示器顯示相應的數據，如“1”、“2”，而且給報警電路發送控制信號，使報警電路工作，發出報警。電源電路為上面所訴的電路提供穩定的+5V的電壓，而且，在電源電路中有一控制按鈕，用來控制電源的通斷，同時作為布防撤防按鈕。在本設計中，當一處有報警信號時，顯示器顯示當前報警區域，當另外一處有報警信號時，顯示器不顯示報警區域，只有將系統撤防在布防后才能在此顯示另外的報警電路。

三、硬件電路設計

1．電源電路設計。電源電路設計原理:考慮采用典型的變壓器降壓，全波整流，電容濾波及集成電路穩壓的思路進行設計。由于單片機及其他電路等都用5V作為工作電源，所以在經整流和濾波電路后再用三端集成穩壓電路進行穩壓，為后續電路提供穩定可靠的5V直流電源，三端穩壓集成電路采用LM7805。其中按鍵作為撤防/布防開關，控制系統的運行與停止。電源通過變壓會使輸入、輸出電壓不同，從而達到升壓或降壓的目的。具體電路圖如圖2。

圖2 電源電路

2．信號采集電路設計。在探測技術中，所謂的“被動”是指探測器本身不發出任何形式的能量，只是靠自然界的能量或者能量的變化來完成讓車目的。被動式紅外報警器的特點是能夠響應入侵者在所防范的區域能移動時所引起的紅外輻射變化，并能使主控電路產生相應控制信號，從而完成報警功能。圖3所示為本設計采用的信號采集電路。

圖3 信號采集電路原理圖

其工作原理為：當人體輻射的紅外線通過菲涅爾透鏡被聚焦在熱釋電紅外傳感器的探測元上時，電路中的傳感器將輸出的電壓信號，然后使該信號先通過由C1、C2、R1、R2組成的帶通濾波器，該濾波器的上限截止頻率為16Hz，下限截止頻率為0.16Hz。猶豫熱釋電紅外傳感器輸出的探測電壓信號十分微弱（通常僅有1mV左右），而且是一個變化的信號。同時菲涅爾透鏡的作用又使輸出信號電壓呈脈沖形式（脈沖電壓的頻率由被測物體的亞東速度決定，通常為0.1Hz~10Hz左右）。所以應對熱釋電紅外傳感器輸出的電壓信號進行放大。本設計運用集成放大器LM324進行兩級放大，以使其獲得足夠的增益。當傳感器探測到人體輻射信號的紅外信號并通過放大后送給窗口比較器時，若信號幅度超過信號比較器的上下限，系統將輸出高電平信號；無異常情況時這輸出低電平信號。在該比較器中R8、R9、R10、R11用作參考電壓，即參考電壓分別為3.8V和1.2V。最后，這個信號將會傳輸給單片機P1口的相應引腳，為單片機提供源信號，使單片機發出相應控制信號，使整個系統作出相應的動作，從而完成系統任務。

3．主控電路設計。主控電路由處理模塊，顯示模塊，報警模塊三部分組成。處理模塊即為單片機及其周邊電路，報警模塊即為蜂鳴器和紅色LED燈組成的電路，顯示模塊即為7段數碼顯示器構成的顯示電路。其工作原理是處理模塊接受信號，判斷其是那路信號采集電路的信號，然后產生相應的控制信號，控制顯示器和報警器工作。本設計的報警電路才用的是簡單的將發光二極管、報警器于單片機的P1.7引腳相接。因為一般情況下，單片機P1口為高電平，求，故P1.7通過一個非門取反后才與報警電路相接，使之能滿足系統要。圖4為報警電路的原理圖。

圖4 報警電路的原理圖

本文簡要介紹了防盜報警器的分類及主要內容，然后討論了防盜報警系統的組成。在前面兩個部分的基礎上，本文對部分硬件電路進行了設計。包括電源電路設計、信號采集電路設計、報警電路設計。

參考文獻

[1]丁明亮，唐前輝．51單片機應用設計與仿真――基于Keil C與Proteus[M]．北京：航空航天大學出版社，2008

[3]張毅剛．單片機原理及應用[M]．高等教育出版社,2003

[4]孫余凱，吳鳴山，項綺明．傳感器應用電路300例[M]．電子工業出版社，2008

篇10

【關鍵詞】二線制；電源；TLC5615；MAX409A；功耗

1.引言

二線制儀表，是將工業現場的檢測信號，如溫度、壓力、速度、流量等參數，轉換為4-20mA的電流信號，傳送到遠距離外的控制室，以便于對生產過程進行控制。由于電流信號對噪聲不敏感，不易受寄生熱電偶和溫漂的影響，普通雙絞線上可以傳輸幾百米距離，利用250Ω取樣電阻就可以將4-20mA電流信號變為1-5V的電壓信號，不受傳輸線的電阻影響。同時，二線制儀表符合本安防爆的要求，即24V/20mA的電流通斷不足以引燃瓦斯爆炸，所以在化工、煤礦、石油天然氣等領域的應用越來越廣泛。同時二線制變送器具有布線簡單的特點。

由于二線制儀表，本身由電流環路供電，所以電流環僅能提供4mA以下的電流為儀表供電，所以對儀表的功耗提出苛刻要求，不能采用常規的方法進行電路設計，為設計人員帶來了困難，如何能設計出高性能、高精度的二線制智能儀表，是目前國內許多廠家迫切需要解決的問題。

本文對二線制儀表通用的電源設計和電流環電路設計，進行了詳盡的理論分析，結合多年的工業現場的實際應用，提供了簡潔實用的應用電路，采用此電路設計生產的二線制超聲波物位計，經多家工業現場實際驗證，性能穩定，產品輸出電流精度滿足設計要求。

2.二線制變送器系統方框圖

如圖1所示，4-20mA電流環路輸入的24V電壓，經過電源單元轉換為5V精密電源，為整個系統供電。主控單元控制超聲波的發射和回波信號處理，然后將處理的測量數據，通過D/A和V/I轉換單元，輸出4-20mA電流，接收端通過負載電阻（250歐姆）取出電壓信號，同時與電流環24V電源地相連構成回路。

圖1 二線制超聲波測量系統框圖

3.二線制變送器電源設計理論分析

二線制儀表的原理是利用了4-20mA信號為自身提供電能。如果儀表自身耗電大于4mA，那么將不可能輸出下限4mA值。因此一般要求二線制儀表自身耗電（包括傳感器在內的全部電路）小于4mA。

（1）電壓條件：在儀表電流環路中，一般取樣電阻R=250Ω。當電流I=4-20mA變化時，取樣電壓為U=1-5V之間變化。考慮到可能會串接其他儀表，以及傳輸電纜的阻抗，線路阻抗R的最大值可取350Ω，因此在20mA時，儀表兩端電壓為（24V-20mA×350Ω）=17V.4mA時，儀表兩端電壓為（24V-4mA×350Ω）=22.6V，所以儀表的工作電壓不能大于17V。

（2）電流條件：儀表中總功耗電流要小于4mA。

（3）功率條件：

20mA時，電流環提供的功率最大：

P=20mA×17V=340mW。

4mA時，電流環提供的功率最小：

P=4mA×22.6V=90.4mW。

所以儀表消耗的功率理論上不能大于90.4mw。

4.變送器電源單元設計

電路設計的關鍵是降低電源電壓轉換的功耗，轉換效率要高，靜態電流要小。

將電流環儀表兩端的17V-22.6V電壓，降壓處理，有兩種方法。

第一種是直接采用線性穩壓芯片，將輸入電壓穩壓到5V，這樣會造成穩壓芯片本身功耗太大，無法滿足其它電路的功率要求。

第二是采用開關型DC/DC芯片，又稱為BUCK降壓開關電源，電源效率一般高于85%以上，但開關型電源芯片是利用儲能電感儲能，輸出的5V電壓是脈動的，電壓紋波噪聲不能滿足D/A及CPU控制芯片的要求。

綜合考慮，本電路設計采用“開關型DC/DC芯片+LDO線性穩壓器”方式，即利用開關型DC/DC芯片，將電流環提供的高電壓降低，然后利用低壓差線性穩壓器來提高儀表電源的紋波抑制比。同時選擇的芯片器件要少，減少能量損耗；

設計電路如圖2所示：

圖2 電源模塊電路圖

圖2中，L1為儲能電感33μH，D1續流二極管，FB=1.25V。開關型降壓DC/DC芯片為MAX1776，是MAXIM公司的新型低功耗芯片，靜態電流為15uA電壓轉換效率為95%以上，輸入電壓范圍：Vin=4.5V～24V，輸出電壓可以通過電阻R1和R2進行調節，輸出電壓可在1.25V～Vin之間變化。

Vout=1.25×（1+R1/R2）

本設計中，MAX1776輸出電壓為7V，按電源效率95%計算，可用功率=90.4mw×95%=85.8mW。

低壓差線性穩壓器，選擇為MAX603，是MAXIM公司的超低功耗器件，靜態電流15uA。MAX603輸入電壓范圍是2.7V-11.5V，將引腳SET接地時，典型的輸出電壓為5V，輸出電流200mA時，典型壓差0.5V，為保證穩壓電路可靠工作，考慮脈動成分，所以設定MAX1776輸出電壓為7V。

5.4-20mA電流環電路設計

4-20mA電流環輸出信號，是用4mA表示零信號，用20mA表示信號的滿刻度。

本部分電路由D/A和V/I變換部分組成，D/A部分選用美國德州儀器公司的具有串行接口的模數轉換芯片TLC5615，它是超低功耗（1.75mW MAX）10位數據、3線串行接口，5V單電源工作，輸出電壓范圍是基準電壓的兩倍，1.2MHZ更新速率的高精度D/A轉換芯片；

V/I變換部分采用MAX409A芯片，是美國MAXIM公司的單電源、微功耗精密單運放，是現今唯一能以1.2μA供電電流工作的運算放大器。MAX409A主要參數：單電源供電2.5V-10V，增益帶寬積150，穩定增益10，工作時靜態電流1.2μA。

電流環輸出模塊原理圖如圖3所示：

圖3 4-20mA電流輸出電路

工作流程如下，主控CPU芯片將超聲波測量單元，測得的二進制數據，通過D/A變換為0.5V～2.5V直流電壓值，分別代表量程0和滿量程，然后通過V/I變換電路實現4-20mA電流信號輸出。

V/I變換原理：設定TLC5615輸出電壓為V，R3與R5的節點電壓為V1，根據運放虛短原理及輸入阻抗為無窮大，MAX409A的輸入端電壓為零電位，有，由于V1=-I×R5當R2=200KΩ，R5=50Ω，，通過調整R3阻值（80KΩ），將0.5V-2.5V輸出電壓轉換成4-20mA電流輸出；

經產品測試，采用此電路的超聲波物位計的測量精度達到0.2%。

6.結論

二線制儀表的設計，是工業設計的一大難題，本文通過對二線制儀表的理論分析，提供了實用的電源設計方案，以及電流環的應用電路，通過采用超低功耗新型芯片，電路簡潔，器件少，極大地降低了功耗，為整個系統的穩定工作和優化設計，提供了保證。采用此電路的二線制超聲波物位計，經過工業現場實際應用，性能穩定，精度達到國際先進水平。

參考文獻

[1]趙海鳴，英勇，王紀嬋.一種高精度超聲測距系統的研制[J].礦業研究與開發，2006（3）：62-65.

[2]王利軍，田亮.二線制4-20mA儀表的電源設計[J].電力科學與工程，2010，26（5）：47-50.

[3]吳葉蘭等.基于MSP430的二線制多功能表頭[J].2011 （10）：59-60.