導語：如何才能寫好一篇數(shù)字集成電路設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：同步數(shù)字集成電路 設計 時鐘偏移

中圖分類號：TN431 文獻標識碼：A 文章編號：1007-9416(2012)07-0229-01

面對當前21世紀科學技術的迅速發(fā)展，在同步數(shù)字集成電路的設計中，時鐘偏移的影響力也越來越受到設計人員的關注。受時鐘偏移的影響，導致在長時間的應用中，時鐘頻率出現(xiàn)的越來越高，也由此增加了時鐘偏移在同步數(shù)字集成電路中的重要性。一般而言，任何一個系統(tǒng)中若出現(xiàn)過多的流水線級數(shù)，則會導致時鐘偏移的可能性增加，并由此影響數(shù)字集成電路的同步進行。在解決這一問題的過程中，本文從同步數(shù)字集成電路、時鐘偏移、時鐘偏移分析等三個方面出發(fā)，對這一問題的完善做如下簡要分析：

1、同步數(shù)字集成電路

在當前數(shù)字集成電路設計中，最常用的方法為同步方法，這一方法除了能最大限度的發(fā)揮出集成電路的優(yōu)勢外，還具備高度的可靠性。但在實際應用中，所謂的同步，具體是指該電路系統(tǒng)在實際影響中，其所包含的觸發(fā)器都能在一個公共時鐘的控制下進行運行。結合同步電路的整體運行結構，其內部構造主要由組合電路、時序電路及時鐘分配網(wǎng)絡等三個方面構成。這三者之間有著相輔相成、缺一不可的關系。集成電路在很大程度上與組成電路之間存在著較大的差別，組合電路能夠隨時輸出穩(wěn)定狀態(tài)，而集成電路則不行。此外，在整個集成電路中，時鐘偏移的出現(xiàn)，在擾亂整個時序單元的同時，還會使整個集成電路的內部處于混亂狀態(tài)，甚至在情況嚴重時會出現(xiàn)癱瘓，這些，都需要設計人員進行考慮，并對其進行完善。換而言之，在整個同步數(shù)字集成電路的實際運行中，要想從根本上保證電路的運行秩序，其核心在于保證各個時序單元的時鐘信號處于正確狀態(tài)，只有這樣才能得到正確的邏輯值，從而確保整個電路功能的正確發(fā)揮。

2、時鐘偏移

在整個同步數(shù)字集成電路設計中，若使用邊沿觸發(fā)式觸發(fā)器的同步系統(tǒng)，則必須要求所有的觸發(fā)器都在同一時刻對時鐘出發(fā)沿進行接收，并以此來確保集成系統(tǒng)的正常運行。若單純的從理論角度出發(fā)，電路中的觸發(fā)器所使用的都是同一個時鐘信號，但其中一個觸發(fā)器接收到的時鐘信號要比另外一個的時間晚很多。換而言之，即同一信號在發(fā)出后，到達的時間不同，這就是所謂的時鐘偏移。但在實際應用中，若出現(xiàn)最大傳遞延時的狀況，則能從很大程度上反應出信號出現(xiàn)了變化，且最慢的接收器也會在一定時間內響應這種變化。而正是這種延時狀況，在很大程度上確定了電力的最大允許速度，即人們常說的最大傳遞延時。與之不同的是，最小傳遞延時在實際應用中，能夠在很大程度上表示輸入時間的變化，一旦輸出時間出現(xiàn)了變化，則其中傳遞的時間都會受到影響。但與最大傳遞延時相比，這種延時所造成的影響要小的多，因而在一定程度上更適合應用到時鐘偏移的研究中。

3、時鐘偏移分析

科研人員在整個同步數(shù)字集成電路的設計研究中，受時鐘信號的影響，在考慮整個電路時序單元的同時，還需要電路設計的各個環(huán)節(jié)考慮進去。從現(xiàn)有的集成電路設計方案能夠得出，在引起時鐘偏移的眾多原因中，導線長度及負載的不均衡是引起時鐘偏移的主要因素；再加上串擾（即一根信號線的能量串入到另一根信號線中）因素的影響，都會在很大程度上引起時鐘偏移的現(xiàn)象。在大型 PCBO或ASICO專用集成電路設計中,通常難以找到可能引起時鐘偏移的所有原因。所以,大多數(shù)ASIC制造商都要求設計者提供額外的建立和保持時間容限,但在這些應用中，其時間容限往往存在與系統(tǒng)內部的延遲部位，這些部位都會因時間延遲而引起相應的后果。面對當前集成電路研究步伐的加快，時鐘偏移的大小與極性都會對整個集成電路的穩(wěn)定性及功能性造成影響，與此同時，任意兩個相對的時序在運行中，其相鄰的寄存器都會受自身極性的影響，出現(xiàn)顫抖，這些都會影響時鐘的正常運行，并由此導致時鐘不確定因素的出現(xiàn)，而這些，都需要科研人員對整個時序進行相應的分析，確保集成電路的順利運行。

4、結語

綜上所述，在當前同步數(shù)字集成電路設計的研究中，時鐘偏移作為最常見的問題之一，在影響整個集成電路正常運行的同時，還會對系統(tǒng)的性能造成影響。在完善這一問題的過程中，設計人員只有在了解時鐘偏移產(chǎn)生的機理上，才能采取相應的措施來緩解這一現(xiàn)象。這就需要設計人員能夠結合著我國集成電路發(fā)展的基礎，不斷學習國外集成電路的研究技術，將其運用到我國的實際發(fā)展中，在推動集成電路發(fā)展的同時，還能為其今后的發(fā)展奠定堅實的基礎。

參考文獻

[1]殷瑞祥,郭镕,陳敏.同步數(shù)字集成電路設計中的時鐘樹分析[J].華南理工大學學報(自然科學版),2011,(06).

篇2

關鍵詞：集成電路專業(yè)；實踐技能；人才培養(yǎng)

中圖分類號：G642.0 文獻標志碼： A 文章編號：1002-0845（2012）09-0102-02

集成電路產(chǎn)業(yè)是關系到國家經(jīng)濟建設、社會發(fā)展和國家安全的新戰(zhàn)略性產(chǎn)業(yè)，是國家核心競爭力的重要體現(xiàn)。《國民經(jīng)濟和社會發(fā)展第十二個五年規(guī)劃綱要》明確將集成電路作為新一代信息技術產(chǎn)業(yè)的重點發(fā)展方向之一。

信息技術產(chǎn)業(yè)的特點決定了集成電路專業(yè)的畢業(yè)生應該具有很高的工程素質和實踐能力。然而，目前很多應屆畢業(yè)生實踐技能較弱，走出校園后普遍還不具備直接參與集成電路設計的能力。其主要原因是一些高校對集成電路專業(yè)實踐教學的重視程度不夠，技能培養(yǎng)目標和內容不明確，導致培養(yǎng)學生實踐技能的效果欠佳。因此，研究探索如何加強集成電路專業(yè)對學生實踐技能的培養(yǎng)具有非常重要的現(xiàn)實意義。

一、集成電路專業(yè)實踐技能培養(yǎng)的目標

集成電路專業(yè)是一門多學科交叉、高技術密集的學科，工程性和實踐性非常強。其人才培養(yǎng)的目標是培養(yǎng)熟悉模擬電路、數(shù)字電路、信號處理和計算機等相關基礎知識，以及集成電路制造的整個工藝流程，掌握集成電路設計基本理論和基本設計方法，掌握常用集成電路設計軟件工具，具有集成電路設計、驗證、測試及電子系統(tǒng)開發(fā)能力，能夠從事相關領域前沿技術工作的應用型高級技術人才。

根據(jù)集成電路專業(yè)人才的培養(yǎng)目標，我們明確了集成電路專業(yè)的核心專業(yè)能力為：模擬集成電路設計、數(shù)字集成電路設計、射頻集成電路設計以及嵌入式系統(tǒng)開發(fā)四個方面。圍繞這四個方面的核心能力，集成電路專業(yè)人才實踐技能培養(yǎng)的主要目標應確定為：掌握常用集成電路設計軟件工具，具備模擬集成電路設計能力、數(shù)字集成電路設計能力、射頻集成電路設計能力、集成電路版圖設計能力以及嵌入式系統(tǒng)開發(fā)能力。

二、集成電路專業(yè)實踐技能培養(yǎng)的內容

1.電子線路應用模塊。主要培養(yǎng)學生具有模擬電路、數(shù)字電路和信號處理等方面的應用能力。其課程主要包含模擬電路、數(shù)字電路、電路分析、模擬電路實驗、數(shù)字電路實驗以及電路分析實驗等。

2.嵌入式系統(tǒng)設計模塊。主要培養(yǎng)學生掌握嵌入式軟件、嵌入式硬件、SOPC和嵌入式應用領域的前沿知識，具備能夠從事面向應用的嵌入式系統(tǒng)設計能力。其課程主要有C語言程序設計、單片機原理、單片機實訓、傳感器原理、傳感器接口電路設計、FPGA原理與應用及SOPC系統(tǒng)設計等。

3.集成電路制造工藝模塊。主要培養(yǎng)學生熟悉半導體集成電路制造工藝流程，掌握集成電路制造各工序工藝原理和操作方法，具備一定的集成電路版圖設計能力。其課程主要包含半導體物理、半導體材料、集成電路專業(yè)實驗、集成電路工藝實驗和集成電路版圖設計等。

4.模擬集成電路設計模塊。主要培養(yǎng)學生掌握CMOS模擬集成電路設計原理與設計方法，熟悉模擬集成電路設計流程，熟練使用Cadence、Synopsis、Mentor等EDA工具，具備運用常用的集成電路EDA軟件工具從事模擬集成電路設計的能力。其課程主要包含模擬電路、半導體物理、CMOS模擬集成電路設計、集成電路CAD設計、集成電路工藝原理、VLSI集成電路設計方法和混合集成電路設計等。此外，還包括Synopsis認證培訓相關課程。

5.數(shù)字集成電路設計模塊。主要培養(yǎng)學生掌握數(shù)字集成電路設計原理與設計方法，具備運用常用的集成電路EDA軟件工具從事數(shù)字集成電路設計的能力。其課程主要包含數(shù)字電路、數(shù)字集成電路設計、硬件描述語言、VLSI測試技術、ASIC設計綜合和時序分析等。

6.射頻集成電路設計模塊。主要培養(yǎng)學生掌握射頻集成電路設計原理與設計方法，具備運用常用的集成電路EDA軟件工具從事射頻集成電路設計的能力。其課程主要包含CMOS射頻集成電路設計、電磁場技術、電磁場與

天線和通訊原理等。

在實踐教學內容的設置、安排上要符合認識規(guī)律，由易到難，由淺入深，充分考慮學生的理論知識基礎與基本技能的訓練，既要有利于啟發(fā)學生的創(chuàng)新思維與意識，有利于培養(yǎng)學生創(chuàng)新進取的科學精神，有利于激發(fā)學生的學習興趣，又要保證基礎，注重發(fā)揮學生主觀能動性，強化綜合和創(chuàng)新。因此，在集成電路專業(yè)的實驗教學安排上，應減少緊隨理論課開設的驗證性實驗內容比例，增加綜合設計型和研究創(chuàng)新型實驗的內容，使學有余力的學生能發(fā)揮潛能，有利于因材施教。

三、集成電路專業(yè)實踐技能培養(yǎng)的策略

1.改善實驗教學條件，提高實驗教學效果。學校應抓住教育部本科教學水平評估的機會，加大對實驗室建設的經(jīng)費投入，加大實驗室軟、硬件建設力度。同時加強實驗室制度建設，制訂修改實驗教學文件，修訂完善實驗教學大綱，加強對實驗教學的管理和指導。

2.改進實驗教學方法，豐富實驗教學手段。應以學生為主體，以教師為主導，積極改進實驗教學方法，科學安排課程實驗，合理設計實驗內容，給學生充分的自由空間，引導學生獨立思考應該怎樣做，使實驗成為可以激發(fā)學生理論聯(lián)系實際的結合點，為學生創(chuàng)新提供條件。應注重利用多媒體技術來豐富和優(yōu)化實驗教學手段，如借助實驗輔助教學平臺，利用仿真技術，加強新技術在實驗中的應用，使學生增加對實驗的興趣。

3.加強師資隊伍建設，確保實驗教學質量。高水平的實驗師資隊伍，是確保實驗教學質量、培養(yǎng)創(chuàng)新人才的關鍵。應制定完善的有利于實驗師資隊伍建設的制度，對實驗師資隊伍的人員數(shù)量編制、年齡結構、學歷結構和職稱結構進行規(guī)劃，從職稱、待遇等方面對實驗師資隊伍予以傾斜，保證實驗師資隊伍的穩(wěn)定和發(fā)展。

4.保障實習基地建設，增加就業(yè)競爭能力。開展校內外實習是提高學生實踐技能的重要手段。

實習基地是學生獲取科學知識、提高實踐技能的重要場所，對集成電路專業(yè)人才培養(yǎng)起著重要作用。學校應積極聯(lián)系那些具有一定實力并且在行業(yè)中有一定知名度的企業(yè)，給能夠提供實習場所并愿意支持學校完成實習任務的單位掛實習基地牌匾。另外，可以把企業(yè)請進來，聯(lián)合構建集成電路專業(yè)校內實踐基地，把企業(yè)和高校的資源最大限度地整合起來，實現(xiàn)在校教育與產(chǎn)業(yè)需求的無縫聯(lián)接。

5.重視畢業(yè)設計，全面提升學生的綜合應用能力。畢業(yè)設計是集成電路專業(yè)教學中最重要的一個綜合性實踐教學環(huán)節(jié)。由于畢業(yè)設計工作一般都被安排在最后一個學期，此時學生面臨找工作和準備考研復試的問題，畢業(yè)設計的時間和質量有時很難保證。為了進一步加強實踐環(huán)節(jié)的教學，應讓學生從大學四年級上半學期就開始畢業(yè)設計，因為那時學生已經(jīng)完成基礎課程和專業(yè)基礎課程的學習，部分完成專業(yè)課程的學習，而專業(yè)課教師往往就是學生畢業(yè)設計的指導教師，在此時進行畢業(yè)設計，一方面可以和專業(yè)課學習緊密結合起來，另一方面便于指導教師加強對學生的教育和督促。

選題是畢業(yè)設計中非常關鍵的環(huán)節(jié)，通過選題來確定畢業(yè)設計的方向和主要內容，是做好畢業(yè)設計的基礎，決定著畢業(yè)設計的效果。因此教師對畢業(yè)設計的指導應從幫助學生選好設計題目開始。集成電路專業(yè)畢業(yè)設計的選題要符合本學科研究和發(fā)展的方向，在選題過程中要注重培養(yǎng)學生綜合分析和解決問題的能力。在畢業(yè)設計的過程中，可以讓學生們適當?shù)貐⑴c教師的科研活動，以激發(fā)其專業(yè)課學習的熱情，在科研實踐中發(fā)揮和鞏固專業(yè)知識，提高實踐能力。

6.全面考核評價，科學檢驗技能培養(yǎng)的效果。實踐技能考核是檢驗實踐培訓效果的重要手段。相比理論教學的考核，實踐教學的考核標準不易把握，操作困難，因此各高校普遍缺乏對實踐教學的考核，影響了實踐技能培養(yǎng)的效果。集成電路專業(yè)學生的實踐技能培養(yǎng)貫穿于大學四年，每個培養(yǎng)環(huán)節(jié)都應進行科學的考核，既要加強實驗教學的考核，也要加強畢業(yè)設計等環(huán)節(jié)的考核。

對實驗教學考核可以分為事中考核和事后考核。事中考核是指在實驗教學進行過程中進行的質量監(jiān)控，教師要對學生在實驗過程中的操作表現(xiàn)、學術態(tài)度以及參與程度等進行評價；事后考核是指實驗結束后要對學生提交的實驗報告進行評價。這兩部分構成實驗課考核成績，并于期末計入課程總成績。這樣做使得學生對實驗課的重視程度大大提高，能夠有效地提高實驗課效果。此外，還可將學生結合教師的科研開展實驗的情況計入實驗考核。

7.借助學科競賽，培養(yǎng)團隊協(xié)作意識和創(chuàng)新能力。集成電路專業(yè)的學科競賽是通過針對基本理論知識以及解決實際問題的能力設計的、以學生為參賽主體的比賽。學科競賽能夠在緊密結合課堂教學或新技術應用的基礎上，以競賽的方式培養(yǎng)學生的綜合能力，引導學生通過完成競賽任務來發(fā)現(xiàn)問題、解決問題，并增強學生的學習興趣及研究的主動性，培養(yǎng)學生的團隊協(xié)作意識和創(chuàng)新精神。

在參加競賽的整個過程中，學生不僅需要對學習過的若干門專業(yè)課程進行回顧，靈活運用，還要查閱資料、搜集信息，自主提出設計思想和解決問題的辦法，既檢驗了學生的專業(yè)知識，又促使學生主動地學習，最終使學生的動手能力、自學能力、科學思維能力和創(chuàng)業(yè)創(chuàng)新能力都得到不斷的提高。而教師通過考察學生在參賽過程中運用所學知識的能力，認真總結參賽經(jīng)驗，分析由此暴露出的相關教學環(huán)節(jié)的問題和不足，能夠相應地改進教學方法與內容，有利于提高技能教學的有效性。

此外，還應鼓勵學生積極申報校內的創(chuàng)新實驗室項目和實驗室開放基金項目，通過這些項目的研究可以極大地提高學生的實踐動手能力和創(chuàng)新能力。

參考文獻：

[1]袁穎，等.依托專業(yè)特色，培養(yǎng)創(chuàng)新人才[J]. 電子世界，2012（1）.

[2]袁穎，等.集成電路設計實踐教學課程體系的研究[J]. 實驗技術與管理，2009（6）.

[3]李山，等.以新理念完善工程應用型人才培養(yǎng)的創(chuàng)新模式[J]. 高教研究與實踐，2011（1）.

[4]劉勝輝，等.集成電路設計與集成系統(tǒng)專業(yè)課程體系研究與實踐[J]. 計算機教育，2008（22）.

篇3

集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業(yè)應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數(shù)字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數(shù)、設計規(guī)則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業(yè)知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業(yè)比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經(jīng)驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業(yè)要求的版圖設計教學規(guī)劃

1.數(shù)字版圖設計。數(shù)字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現(xiàn)的。自動布局布線工具加載準備好的由verilog程序經(jīng)過DC綜合后的網(wǎng)表文件與Foundry提供的數(shù)字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數(shù)字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業(yè)培訓。二是數(shù)字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業(yè)規(guī)范至關重要。2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優(yōu)化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經(jīng)常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現(xiàn)對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數(shù)字標準單元電路工作原理。

三、教學實現(xiàn)

篇4

【關鍵詞】集成電路； 生產(chǎn)； 測試； 技術

集成電路測試貫穿在集成電路設計、芯片生產(chǎn)、封裝以及集成電路應用的全過程，因此，測試在集成電路生產(chǎn)成本中占有很大比例。而在測試過程中，測試向量的生成又是最主要和最復雜的部分，且對測試效率的要求也越來越高，這就要求有性能良好的測試系統(tǒng)和高效的測試算法。

一、數(shù)字集成電路測試的基本概念

根據(jù)有關數(shù)字電路的測試技術，由于系統(tǒng)結構取決于數(shù)字邏輯系統(tǒng)結構和數(shù)字電路的模型，因此測試輸入信號和觀察設備必須根據(jù)被測試系統(tǒng)來決定。我們將數(shù)字電路的可測性定義如下：對于數(shù)字電路系統(tǒng)，如果每一個輸出的完備信號都具有邏輯結構唯一的代表性，輸出完備信號集合具有邏輯結構覆蓋性，則說系統(tǒng)具有可測性。

二、數(shù)字集成電路測試的特點

（一）數(shù)字電路測試的可控性 系統(tǒng)的可靠性需要每一個完備輸入信號，都會有一個完備輸出信號相對性。也就是說，只要給定一個完備信號作為輸入，就可以預知系統(tǒng)在此信號激勵下的響應。換句話說，對于可控性數(shù)字電路，系統(tǒng)的行為完全可以通過輸入進行控制。從數(shù)字邏輯系統(tǒng)的分析理論可以看出，具有可控性的數(shù)字電路，由于輸入與輸出完備信號之間存在一一映射關系，因此可以根據(jù)完備信號的對應關系得到相應的邏輯。

（二）數(shù)字電路測試的可測性 數(shù)字電路的設計，是要實現(xiàn)相應數(shù)字邏輯系統(tǒng)的邏輯行為功能，為了證明數(shù)字電路的邏輯要求，就必須對數(shù)字電路進行相應的測試，通過測試結果來證明設計結果的正確性。如果一個系統(tǒng)在設計上屬于優(yōu)秀，從理論上完成了對應數(shù)字邏輯系統(tǒng)的實現(xiàn)，但卻無法用實驗結果證明證實，則這個設計是失敗的。因此，測試對于系統(tǒng)設計來說是十分重要的。從另一個角度來說，測試就是指數(shù)字系統(tǒng)的狀態(tài)和邏輯行為能否被觀察到，同時，所有的測試結果必須能與數(shù)字電路的邏輯結構相對應。也就是說，測試的結果必須具有邏輯結構代表性和邏輯結構覆蓋性。

三、數(shù)字電路測驗的作用

與其它任何產(chǎn)品一樣，數(shù)字電路產(chǎn)出來以后要進行測試，以便確認數(shù)字電路是否滿足要求。數(shù)字電路測試至少有以下三個方面的作用：

（一）設計驗證 今天數(shù)字電路的規(guī)模已經(jīng)很大，無論是從經(jīng)濟的角度，還是從時間的角度，都不允許我們在一個芯片制造出來之后，才用現(xiàn)場試驗的方法對這個“樣機”進行測試，而必須是在計算機上用測試的方法對設計進行驗證，這樣既省錢，又省力。

（二）產(chǎn)品檢驗 數(shù)字電路生產(chǎn)中的每一個環(huán)節(jié)都可能出現(xiàn)錯誤，最終導致數(shù)字電路不合格。因此，在數(shù)字電路生產(chǎn)的全過程中均需要測試。產(chǎn)品只有經(jīng)過嚴格的測試后才能出廠。組裝廠家對于買進來的各種數(shù)字電路或其它元件，在它們被裝入系統(tǒng)之前也經(jīng)常進行測試。

（三）運行維護 為了保證運行中的系統(tǒng)能可靠地工作，必須定期或不定期地進行維護。而維護之前首先要進行測試，看看是否存在故障。如果系統(tǒng)存在故障，則還需要進行故障定位，至少需要知道故障出現(xiàn)在那一塊電路板上，以便進行維修或更換。

由此可以看出，數(shù)字電路測試貫穿在數(shù)字電路設計、制造及應用的全過程，被認為是數(shù)字電路產(chǎn)業(yè)中一個重要的組成部分。有人預計，到2016年，IC測試所需的費用將在設計、制造、封裝和測試總費用中占80%-90%的比例。

四、數(shù)字電路測試方法概述

（一）驗證測試 當一款新的芯片第一次被設計并生產(chǎn)出來時，首先要接受驗證測試。在這一階段，將會進行全面的功能測試和交流（AC）及直流（DC）參數(shù)測試。通過驗證測試，可以診斷和修改設計錯誤，測量出芯片的各種電氣參數(shù)，并開發(fā)出將在生產(chǎn)中使用的測試流程。

（二）生產(chǎn)測試 當數(shù)字電路的設計方案通過了驗證測試，進入量產(chǎn)階段之后，將利用前一階段調試好的流程進行生產(chǎn)測試。生產(chǎn)測試的目的就是要明確地做出被測數(shù)字電路是否通過測試的決定。因為每塊數(shù)字電路都要進行生產(chǎn)測試，所以降低測試成本是這一階段的首要問題。因此，生產(chǎn)測試所使用的測試輸入數(shù)（測試集）要盡可能的小，同時還必須有足夠高的故障覆蓋率。

（三）老化測試 每一塊通過了生產(chǎn)測試的數(shù)字電路并不完全相同，其中有一些可能還有這樣或那樣的問題，只是我們暫時還沒有發(fā)現(xiàn)，最典型的情況就是同一型號數(shù)字電路的使用壽命大不相同。老化測試為了保證產(chǎn)品的可靠性，通過調高供電電壓、延長測試時間、提高運行環(huán)境溫度等方式，將不合格的數(shù)字電路篩選出來。

（四）接受測試 當數(shù)字電路送到用戶手中后，用戶將進行再一次的測試。如系統(tǒng)集成商在組裝系統(tǒng)之前，會對買回來的數(shù)字電路和其它各個部件進行測試。只有確認無誤后，才能把它們裝入系統(tǒng)。

五、數(shù)字電路測試的設計

統(tǒng)計數(shù)據(jù)表明，檢測一個故障并排除它，所需要的代價若以芯片級為1的話，則電路板級為10，系統(tǒng)級為102，使用現(xiàn)場級為103。隨著集成電路技術的快速發(fā)展，對集成電路的測試變得越來越困難。雖然對測試理論和方法的研究一直沒有間斷或停止，但還是遠遠不能滿足集成電路發(fā)展的需求。過去先由設計人員根據(jù)功能、速度和電性能要求來設計電路，然后再由測試人員根據(jù)已設計好的電路制定測試方案，這種傳統(tǒng)的做法已經(jīng)不能適應實際生產(chǎn)的需求。

篇5

關鍵詞： 嵌入式應用 教學體系 實驗教學

嵌入式技術是21世紀計算機技術發(fā)展的一個重要方向。嵌入式技術的發(fā)展，是當今新型技術時代的一個重大標志。

在當前數(shù)字信息技術和網(wǎng)絡技術高速發(fā)展的后PC時代，技術的飛速進步及市場對高端智能產(chǎn)品需求的日趨增長，8/16位微處理器已無法滿足高端智能產(chǎn)品對微處理器性能的最低要求。而32位嵌入式微處理器因其高主頻、低功耗、高性價比、可運行嵌入式操作系統(tǒng)等特點，已經(jīng)在高端智能產(chǎn)品、工業(yè)控制、信息家電等領域已取得了廣泛應用[1，2]。

近年來，在電子信息學科單片機原理及應用課程、16位及32位微機原理及接口電路等課程的教學中，仍以匯編語言、接口編程等作為主要知識點進行講授，現(xiàn)有課程內容、教學設施和教學手段與現(xiàn)今嵌入式技術的飛速發(fā)展嚴重脫節(jié)，技術差距在不斷加大，傳統(tǒng)的課程體系和教學方法已經(jīng)無法滿足應用型人才培養(yǎng)的要求。為此，更新嵌入式應用相關課程教學內容，進行課程改革和實驗建設迫在眉睫。

1.循序漸進，構建三位一體的課程群體系

目前嵌入式應用的實現(xiàn)主要有三種形式：面向實時性要求較低、無需多線程的簡單系統(tǒng)，一般選用單片機等8位或16位處理器的解決方案，適用于低端應用場合；面向處理速度較快、需要操作系統(tǒng)支持的場合，可選用基于FPGA或ARM的片上系統(tǒng)（SOC）的解決方案，適用于高端應用場合；而在如汽車電子、航空航天等工業(yè)級應用場合，一般自主開發(fā)專用數(shù)字集成電路實現(xiàn)嵌入式應用[3]。

圖1 嵌入式應用的實現(xiàn)形式

嵌入式應用課程群針對這三個方向開設三門主干課程：單片機原理與應用、片上系統(tǒng)與嵌入式應用和數(shù)字集成電路設計，《單片機原理與應用》以8051為代表，主要講授8位微處理器的結構和工作原理，讓學生對嵌入式系統(tǒng)形成基本概念，學習一般微處理器的指令集、工作原理、硬件配置和軟件開發(fā)。《片上系統(tǒng)與嵌入式應用》以FPGA為平臺，著重講授SOPC系統(tǒng)設計方法，在先修課程的基礎上逐步深入，讓學生從這門課程的講授中既能學習到實用性較強的簡單數(shù)字系統(tǒng)開發(fā)，又能接觸到如底層驅動程序、實時操作系統(tǒng)等嵌入式應用的前沿技術。最后，特別針對本專業(yè)微電子的專業(yè)特點，開設《數(shù)字集成電路設計》，專門講授嵌入式處理器數(shù)字IC的開發(fā)和使用，培養(yǎng)學生具有設計具有自主系統(tǒng)架構嵌入式專用IC芯片的能力，形成本專業(yè)特色鮮明的培養(yǎng)模式。

圖2 嵌入式應用課程群體系

2.教學科研并重，不斷更新教學內容和教學方法

嵌入式領域的技術更新?lián)Q代速度十分的快，因此，要求教師在教學過程中不斷跟蹤新技術，更新教學內容和教學方法。在“嵌入式應用”課程群建設的過程中，我們將課程的教學內容和教師所承擔各級科研項目中所獲得的工程實踐經(jīng)驗緊密結合起來，在每個輪次的教學中，都會根據(jù)目前最新的前沿技術，加入一部分新的教學內容，以達到更好地提升學生知識水平的效果。我們編寫了適合我校辦學特色的嵌入式系統(tǒng)實驗（實訓）指導書、PPT教學課件、AVI視頻教學動畫等教學資料。目前，課程群中三門課程在教學內容和方法方面都進行了有益的探索。

（1）《單片機原理與應用》課程采用目前工程實踐廣泛采用的C程序設計語言進行描述，改變了以往使用匯編語言講授枯燥、乏味的特點，更易于學生理解和實際應用。同時，我們還在課堂教學中引入了Proteus單片機仿真軟件進行案例教學。在講授完單片機的基本原理之后，教師以講授實際案例為手段訓練學生對于各知識點的理解和應用能力[4]。在此過程中，學生與教師同步在課堂中用自己的計算機完成案例的復現(xiàn)，并用Proteus仿真軟件驗證程序運行的實際效果。應用案例教學法，學生的學習不再是一味地聽，而轉變?yōu)閷嶋H動手實踐，在實踐中嘗試、總結和提升，學生學習效果顯著強化。

（2）《片上系統(tǒng)與嵌入式應用》是一門新開課程，主要講授Nios II軟核處理器的體系結構、設備和SOPC系統(tǒng)的開發(fā)流程。在課程內容上，側重嵌入式處理器的應用而非原理，避免與單片機課程重復。在上一學期學生學習過單片機課程的基礎上，重點講授SDRAM存儲器、Flash存儲器、UART接口等低端單片機系統(tǒng)不涉及的內容和應用實例。在教學方法上，采用任務驅動法來激發(fā)學生的學習興趣，以一個簡單的設計實例為主體，介紹軟硬件的開發(fā)流程，開發(fā)環(huán)境的使用和編程思想，使學生循序漸進，逐步深入[5]。例如：設計一個點陣顯示屏控制器，圍繞這個任務讓學生熟悉構建SOPC系統(tǒng)所要用到的外部RAM接口、外部Flash接口、Avalon三態(tài)橋、定時器、鎖相環(huán)、自定義點陣等外設的特點和編程方法。這種教學方法將學習的難點分散到各個任務中，能使學生在完成任務的同時深刻理解所學內容。

（3）《數(shù)字集成電路設計》課程以Verilog語言設計為切入點，從最簡單的邏輯電路設計開始，逐步深入復雜的微處理器電路設計。在教學內容上，針對嵌入式應用課程群的特點，圍繞微處理器的主要結構如ALU、ROM、寄存器組、RISC模型機等電路的原理和設計方法進行講授，學生在經(jīng)過這門課程的學習后，可以掌握自己動手開發(fā)一塊具有自主知識產(chǎn)權的專用嵌入式處理器芯片的能力。

3.開設綜合性、設計性實驗，培養(yǎng)學生創(chuàng)新能力

應用型本科人才并不是“狹窄于技術”的工匠，應具有開放的辯證思維和創(chuàng)新精神。在嵌入式課程群實踐體系的建設過程中，除了開設常規(guī)的基礎性實驗以外，在《片上系統(tǒng)與嵌入式應用》和《數(shù)字集成電路設計》課程設計中開設了一系列的綜合性和創(chuàng)新性實驗，這些課題來源于實際的工程設計和科研項目，由學生自行提出可行的設計方案，與指導老師共同討論后實施，整個過程由學生主導，充分發(fā)揮學生的主觀能動性和創(chuàng)造力。我們將實驗內容分為以下三類。

（1）基礎性實驗。主要是讓學生在實驗指導書的指導下將理論課上所掌握的知識和概念通過實驗的方式進行鞏固，通過直觀、具體的實驗結果驗證理論結果，熟悉軟件使用方法和設計流程。包括PWM直流電機控制、標準輸入輸出設備字符串流控制、PIO控制流水燈、自定義外設點陣控制等實驗。

（2）綜合性實驗。這部分實驗區(qū)別于基礎性實驗，并不給出具體的實驗過程，只給出基本原理和大致方案，要求學生綜合運用所學專業(yè)知識，周全考慮，自行確定具體的實驗步驟和方法。這部分實驗往往涉及多門知識點甚至是多門課程，包括無線溫度數(shù)據(jù)采集、μC-OS多任務操作系統(tǒng)、觸摸屏人機交互等實驗。

（3）創(chuàng)新性實驗。這部分實驗主要面向部分基礎知識過硬、動手能力強的優(yōu)秀學生，利用課外時間提高他們在嵌入式應用方面的實際能力。這類實驗以省、校兩級大學生實踐創(chuàng)新項目為載體，不拘泥于理論和實驗課程的范圍，由學生自主選題，形成創(chuàng)新團隊，由團隊指導老師負責。我們成立了開放的嵌入式創(chuàng)新實驗室，實驗室由老師、實驗員和高年級學生共同值班，學生可以隨時申請使用實驗設備，完成相應的實驗。通過這種形式的鍛煉，嵌入式創(chuàng)新實驗室的同學在省大學生電子設計競賽、全國電子專業(yè)人才設計與技能大賽中都取得了優(yōu)異成績。

4.結語

嵌入式應用課程群經(jīng)過以上所述課程體系的調整、教學內容的豐富及實驗教學的改革，不斷增加新知識，改進教學手段和教學方法，通過課堂教學、實驗教學和教學科研的結合，在學生創(chuàng)新意識和實踐動手能力培養(yǎng)方面進行了有益嘗試和探索。未來我們將在深化教學改革的過程中不斷探索，不斷完善，探索出一套適合應用型人才培養(yǎng)的嵌入式應用教學培養(yǎng)模式。

參考文獻：

[1]周立功.SOPC嵌入式系統(tǒng)基礎教程[M].北京：北京航空航天大學出版社，2006.

[2]宋彩利，康磊.數(shù)字系統(tǒng)設計與SOPC技術[M].西安：西安交通大學出版社，2012.

[3]李蘭英，崔永利，李妍等.基于FPGA技術的嵌入式應用型人才培養(yǎng)教學體系[J].計算機教育，2011（16）：18-21.

[4]陳林，魏淑桃，石林祥等.應用型本科“SOPC設計與應用”課程教學改革探索[J].計算機教育，2012（19）：82-85.

篇6

關鍵詞 電子科學與技術專業(yè)；實習基地；定向培養(yǎng)

中圖分類號：G642.0 文獻標識碼：B

文章編號：1671-489X（2014）02-0102-02

Exploration of School Enterprise Cooperation Mode of Electronic Science and Technology Specialty//Shi Jianxing， Xu Yanbin

Abstract Starting from the characteristics of Electronic Science and technology specialty， the training mode of school enterprise cooperation as a breakthrough point， to improve the students’ practical ability and training directly working talents as the goal， two aspects were summarized from the practice base construction and targeted training， explore the new road of school enterprise cooperation.

Key words electronic science and technology specialty； practice base； targeted training

2000年6月，國務院印發(fā)《鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》（國發(fā)2000〔18號〕），明確提出軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)是國家戰(zhàn)略性新興產(chǎn)業(yè)，是國民經(jīng)濟和社會信息化的重要基礎[1]。大力發(fā)展我國集成電路產(chǎn)業(yè)和軟件產(chǎn)業(yè)，是克服我國集成電路人才短缺，抓緊培養(yǎng)集成電路專業(yè)人才方面的重大舉措。隨著集成電路產(chǎn)業(yè)的飛速發(fā)展，國家和企業(yè)對集成電路各類人才的需求越來越多，對人才的要求也越來越高，這些都對電子科學與技術專業(yè)的本科教學提出了新的挑戰(zhàn)。高等學校在人才培養(yǎng)的模式上必須進行有效的改革，校企合作體制的實施和更深層次的建設是高校人才培養(yǎng)模式改革的重要方面之一。通過校企合作體制的開展和教學質量的不斷提高，使畢業(yè)生在準備就業(yè)的時候不僅具有深厚的理論功底，而且能夠學習和掌握相關的設計軟件，具有相關工作經(jīng)驗和解決實際問題的能力，了解行業(yè)背景和企業(yè)需求，為培養(yǎng)直接上崗型人才打下了良好的基礎。

1 學校目前存在的問題

電子科學與技術專業(yè)是為國家和社會培養(yǎng)集成電路產(chǎn)業(yè)人才的重要專業(yè)分類。河北大學電子科學與技術專業(yè)的學生主要學習集成電路工藝和集成電路設計兩大類課程，其中集成電路設計又包括電路設計和版圖設計。通過兩年的專業(yè)基礎課和專業(yè)課的講授，學生可以了解和掌握集成電路制造過程中的各種工藝加工工序（如硅片的清洗、氧化、光刻和擴散等）、集成電路中常用的設計方法（如全定制、半定制、CPLD和FPGA等）和集成電路基本單元的版圖結構（如電阻、電容、BJT管和MOS管等）。雖然在理論授課的基礎上也開設了相應的實驗課程，但是實驗軟件落后，以及與社會生產(chǎn)實際相脫節(jié)的狀態(tài)十分嚴重。這里以集成電路版圖實驗為例來加以說明。

在集成電路版圖實驗教學過程中，由于經(jīng)費的限制，只能通過免費或者低級的版圖繪制軟件來完成實驗教學工作。由于使用軟件功能上的落后，沒有辦法讓學生更好地了解如何對版圖進行設計規(guī)則檢查和電學規(guī)則檢查，不能清楚地知道設計規(guī)程檢查文件，不明白版圖后仿真和電路圖與版圖的比較過程中需要注意哪些事項，不知道實際生產(chǎn)中相關元件的版圖繪制方法，只能簡單地繪制出某個元器件的版圖，造成學生只是學習到了版圖設計中的一點兒皮毛，相關知識匱乏，不能很好地滿足企業(yè)的需求。

2 校企合作方案探索

實習基地的建立 2003年7月，教育部下發(fā)《教育部、科技部關于批準有關高等學校建設國家集成電路人才培養(yǎng)基地的通知》，通知中要求高校要大力推進“國家集成電路人才培養(yǎng)基地”的教學改革[1]。為了培養(yǎng)應用型的集成電路設計人才，了解企業(yè)需求，河北大學跟北京芯愿景軟件有限公司保定分公司簽訂了校企合作協(xié)議。這既能讓學生接觸到先進的設計軟件，增長自身技能，又能為企業(yè)培養(yǎng)所需的人才。

在簽訂了校企合作協(xié)議之后，雙方又制定了詳細的實習基地實施方案，主要從以下幾個方面入手。

首先，暑期畢業(yè)實習。學校的畢業(yè)生需要在大三之后大四之前的暑期進入實習單位完成畢業(yè)實習的工作。實習基地建立之后，企業(yè)可以接納電子科學與技術專業(yè)的學生進入單位實習并對學生提供培訓。學生要嚴格按照企業(yè)的上下班制度等要求自己。在為期一個月的實習過程中，學生開闊了眼界，增長了見識，掌握了實際生產(chǎn)中相關元件的版圖實現(xiàn)方法，明白了集成電路產(chǎn)業(yè)中各個環(huán)節(jié)的作用和實現(xiàn)方法，為就業(yè)奠定了良好的基礎。

其次，雙向選擇，深入了解。在暑假畢業(yè)實習完成之后，企業(yè)對實習的學生進行了綜合評定，學生也對企業(yè)和集成電路產(chǎn)業(yè)有了進一步的認識。通過雙向選擇的方式，學生可以在大四下學期畢業(yè)設計階段進入實習基地進行更深層次的學習。畢業(yè)設計實行雙導師制，由學校的指導教師和企業(yè)的指導教師共同指導學生完成畢業(yè)設計和畢業(yè)論文，保障學生能夠順利畢業(yè)。這既能增加學生的工作經(jīng)驗，又能為企業(yè)本身培養(yǎng)所需的人才。

最后，除本科生的實習以外，還對集成電路工程的碩士生制定了實習計劃，并聘請了北京芯愿景軟件有限公司的兩名高級工程師擔任學校的兼職碩士生導師，對集成電路工程專業(yè)的碩士生進行聯(lián)合培養(yǎng)。企業(yè)根據(jù)不同層次的學生提供不同的培訓方案，以滿足各自的需要。

定向培養(yǎng)方案 校企合作的目的不僅僅是為了提高學生的能力，為就業(yè)打好基礎，也是為了為合作企業(yè)培養(yǎng)合格的人才，實現(xiàn)雙贏。因此，在專業(yè)課程教學過程中，根據(jù)校企合作協(xié)議以及市場對人才培養(yǎng)的需要，高校應該適時地調整教學方案。結合學校的實際情況，在本科教學過程中，從專業(yè)課開始到專業(yè)選修課，都融入了實際生產(chǎn)中會用到的相關內容。

如在數(shù)字集成電路原理與設計以及模擬集成電路原理與設計兩個專業(yè)課的講授過程中，凡是涉及集成電路設計方法和版圖設計部分的內容時，都融入了芯愿景有限公司的相關書籍或資料作為補充內容，讓學生更加直觀地了解企業(yè)在進行集成電路設計時是如何進行綜合考慮的。在數(shù)字集成電路綜合實驗和集成電路CAD課程設計這兩門實驗課中，采用芯愿景公司的軟件和素材進行案例教學，讓學生直觀地感受到芯片制作過程中模塊安排、虛擬結構單元、數(shù)字單元、模擬單元、有源器件、無源器件以及布局布線的相關知識，加深對集成電路芯片設計的認識。在集成電路版圖設計和集成電路版圖設計實驗兩門課程的開始過程中，從企業(yè)聘請了經(jīng)驗豐富的工程師進入課堂幫助任課教師進行理論教學和實驗教學。

以上一系列的培養(yǎng)方案，使學生對集成電路設計流程有了更清楚的認識，讓學生了解到了企業(yè)對畢業(yè)生的需求，為合作企業(yè)培養(yǎng)了所需的人才，使企業(yè)減少了招聘風險，降低了成本。

3 結束語

校企合作的實踐教學模式，帶給學生的不僅是對書本知識的深化和技能技巧的訓練，更是一次記憶深刻的體驗，是一次寫在記憶中的成長經(jīng)歷[2]。校企合作協(xié)議簽訂半年多來，經(jīng)過2009級電子科學與技術專業(yè)學生在畢業(yè)設計環(huán)節(jié)中的檢驗，學生深刻地感受到在理論知識與實際應用相結合的過程中自己還存在哪些方面的欠缺，校園里所學習的理論知識在實際工作中發(fā)揮了哪些作用。實習經(jīng)歷雖然短暫，但是學生收獲頗豐，最終都找到了理想的工作。

筆者深信，隨著校企合作的進一步開展和合作的進一步深入，致力于把合作真真正正地落到實處，帶給學生的將是更加豐富的工作經(jīng)驗和待遇優(yōu)越的就業(yè)崗位，帶給企業(yè)的將是源源不斷的就業(yè)生力軍和企業(yè)品牌的進一步推廣。

參考文獻

篇7

以集成電路為龍頭的信息技術產(chǎn)業(yè)是國家戰(zhàn)略性新興產(chǎn)業(yè)中的重要基礎性和先導性支柱產(chǎn)業(yè)。國家高度重視集成電路產(chǎn)業(yè)的發(fā)展,2000年,國務院頒發(fā)了《國務院關于印發(fā)鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知》(18號文件),2011年1月28日,國務院了《國務院關于印發(fā)進一步鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知》,2011年12月24日,工業(yè)和信息化部印發(fā)了《集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃》,我國集成電路產(chǎn)業(yè)有了突飛猛進的發(fā)展。然而,我國的集成電路設計水平還遠遠落后于產(chǎn)業(yè)發(fā)展水平。2013年,全國進口產(chǎn)品金額最大的類別是集成電路芯片,超過石油進口。2014年3月5日,國務院總理在兩會上的政府工作報告中,首次提到集成電路(芯片)產(chǎn)業(yè),明確指出,要設立新興產(chǎn)業(yè)創(chuàng)業(yè)創(chuàng)新平臺,在新一代移動通信、集成電路、大數(shù)據(jù)、先進制造、新能源、新材料等方面趕超先進,引領未來產(chǎn)業(yè)發(fā)展。2014年6月,國務院頒布《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》,加快推進我國集成電路產(chǎn)業(yè)發(fā)展,10月底1200億元的國家集成電路投資基金成立。集成電路設計人才是集成電路產(chǎn)業(yè)發(fā)展的重要保障。2010年,我國芯片設計人員達不到需求的10%,集成電路設計人才的培養(yǎng)已成為當前國內高等院校的一個迫切任務[1]。為滿足市場對集成電路設計人才的需求,2001年,教育部開始批準設置“集成電路設計與集成系統(tǒng)”本科專業(yè)[2]。

我校2002年開設電子科學與技術本科專業(yè),期間,由于專業(yè)調整,暫停招生。2012年,電子科學與技術專業(yè)恢復本科招生,主要專業(yè)方向為集成電路設計。為提高人才培養(yǎng)質量,提出了集成電路設計專業(yè)創(chuàng)新型人才培養(yǎng)模式[3]。本文根據(jù)培養(yǎng)模式要求,從課程體系設置、課程內容優(yōu)化兩個方面對集成電路設計方向的專業(yè)課程體系進行改革和優(yōu)化。

一、專業(yè)課程體系存在的主要問題

1.不太重視專業(yè)基礎課的教學。“專業(yè)物理”、“固體物理”、“半導體物理”和“晶體管原理”是集成電路設計的專業(yè)基礎課,為后續(xù)更好地學習專業(yè)方向課提供理論基礎。如果基礎不打扎實,將導致學生在學習專業(yè)課程時存在較大困難,更甚者將導致其學業(yè)荒廢。例如,如果沒有很好掌握MOS晶體管的結構、工作原理和工作特性,學生在后面學習CMOS模擬放大器和差分運放電路時將會是一頭霧水,不可能學得懂。

但國內某些高校將這些課程設置為選修課,開設較少課時量,學生不能全面、深入地學習;有些院校甚至不開設這些課程[4]。比如,我校電子科學與技術專業(yè)就沒有開設“晶體管原理”這門課程,而是將其內容合并到“模擬集成電路原理與設計”這門課程中去。

2.課程開設順序不合理。專業(yè)基礎課、專業(yè)方向課和寬口徑專業(yè)課之間存在環(huán)環(huán)相扣的關系,前者是后者的基礎,后者是前者理論知識的具體應用。并且,在各類專業(yè)課的內部也存在這樣的關系。如果在前面的知識沒學好的基礎上,開設后面的課程,將直接導致學生學不懂,嚴重影響其學習積極性。例如:在某些高校的培養(yǎng)計劃中,沒有開設“半導體物理”,直接開設“晶體管原理”,造成了學生在學習“晶體管原理”課程時沒有“半導體物理”課程的基礎,很難進入狀態(tài),學習興趣受到嚴重影響[5]。具體比如在學習MOS晶體管的工作狀態(tài)時,如果沒有半導體物理中的能帶理論,就根本沒辦法掌握閥值電壓的概念,以及閥值電壓與哪些因素有關。

3. 課程內容理論性太強,嚴重打擊學生積極性。“專業(yè)物理”、“固體物理”、“半導體物理”和“晶體管原理”這些專業(yè)基礎課程本身理論性就很強,公式推導較多,并且要求學生具有較好的數(shù)學基礎。而我們有些教師在授課時,過分強調公式推導以及電路各性能參數(shù)的推導,而不是側重于對結構原理、工作機制和工作特性的掌握,使得學生(尤其是數(shù)學基礎較差的學生)學習起來很吃力,學習的積極性受到極大打擊[6]。

二、專業(yè)課程體系改革的主要措施

1“。 4+3+2”專業(yè)課程體系。形成“4+3+2”專業(yè)課程體系模式:“4”是專業(yè)基礎課“專業(yè)物理”、“半導體物理”、“固體物理”和“晶體管原理”;“3”是專業(yè)方向課“集成電路原理與設計”、“集成電路工藝”和“集成電路設計CAD”;“2”是寬口徑專業(yè)課“集成電路應用”、“集成電路封裝與測試”,實行主講教師負責制。依照整體優(yōu)化和循序漸進的原則,根據(jù)學習每門專業(yè)課所需掌握的基礎知識,環(huán)環(huán)相扣,合理設置各專業(yè)課的開課先后順序,形成先專業(yè)基礎課,再專業(yè)方向課,然后寬口徑專業(yè)課程的開設模式。

我校物理與電子科學學院本科生實行信息科學大類培養(yǎng)模式,也就是三個本科專業(yè)

大學一年級、二年級統(tǒng)一開設課程,主要開設高等數(shù)學、線性代數(shù)、力學、熱學、電磁學和光學等課程,重在增強學生的數(shù)學、物理等基礎知識,為各專業(yè)后續(xù)專業(yè)基礎課、專業(yè)方向課的學習打下很好的理論基礎。從大學三年級開始,分專業(yè)開設專業(yè)課程。為了均衡電子科學與技術專業(yè)學生各學期的學習負擔,大學三年級第一學期開設“理論物理導論”和“固體物理與半導體物理”兩門專業(yè)基礎課程。其中“固體物理與半導體物理”這門課程是將固體物理知識和半導體物理知識結合在一起,課時量為64學時,由2位教師承擔教學任務,其目的是既能讓學生掌握后續(xù)專業(yè)方向課學習所需要的基礎知識,又不過分增加學生的負擔。大學三年級第二學期開設“電子器件基礎”、“集成電路原理與設計”、“集成電路設計CAD”和“微電子工藝學”等專業(yè)課程。由于“電子器件基礎”是其他三門課程學習的基礎,為了保證學習的延續(xù)性,擬將“電子器件基礎”這門課程的開設時間定為學期的1~12周,而其他3門課程的開課時間從第6周開始,從而可以保證學生在學習專業(yè)方向課時具有高的學習效率和大的學習興趣。另外,“集成電路原理與設計”課程設置96學時,由2位教師承擔教學任務。并且,先講授“CMOS模擬集成電路原理與設計”的內容,課時量為48學時,開設時間為6~17周;再講授“CMOS數(shù)字集成電路原理與設計”的內容,課時量為48學時,開設時間為8~19周。大學四年級第一學期開設“集成電路應用”和“集成電路封裝與測試技術”等寬口徑專業(yè)課程,并設置其為選修課,這樣設置的目的在于:對于有意向考研的同學,可以減少學習壓力,專心考研;同時,對于要找工作的同學,可以更多了解專業(yè)方面知識,為找到好工作提供有力保障。 2.優(yōu)化專業(yè)課程的教學內容。由于我校物理與電子科學學院本科生采用信息科學大類培養(yǎng)模式,專業(yè)課程要在大學三年級才能開始開設,時間緊湊。為實現(xiàn)我校集成電路設計人才培養(yǎng)目標,培養(yǎng)緊跟集成電路發(fā)展前沿、具有較強實用性和創(chuàng)新性的集成電路設計人才,需要對集成電路設計方向專業(yè)課程的教學內容進行優(yōu)化。其學習重點應該是掌握基礎的電路結構、電路工作特性和電路分析基本方法等,而不是糾結于電路各性能參數(shù)的推導。

在“固體物理與半導體物理”和“晶體管原理”等專業(yè)基礎課程教學中,要盡量避免冗長的公式及煩瑣的推導,側重于對基本原理及特性的物理意義的學習,以免削弱學生的學習興趣。MOS器件是目前集成電路設計的基礎,因此,在“晶體管原理”中應當詳細講授MOS器件的結構、工作原理和特性,而雙極型器件可以稍微弱化些。

對于專業(yè)方向課程,教師不但要講授集成電路設計方面的知識,也要側重于集成電路設計工具的使用,以及基本的集成電路版圖知識、集成電路工藝流程,尤其是CMOS工藝等相關內容的教學。實驗實踐教學是培養(yǎng)學生的知識應用能力、實際動手能力、創(chuàng)新能力和社會適應能力的重要環(huán)節(jié)。因此,在專業(yè)方向課程中要增加實驗教學的課時量。例如,在“CMOS模擬集成電路原理與設計”課程中,總課時量為48學時不變,理論課由原來的38學時減少至36學時,實驗教學由原來的10學時增加至12個學時。36學時的理論課包含了單級運算放大器、差分運算放大器、無源/有源電流鏡、基準電壓源電路、開關電路等多種電路結構。12個學時的實驗教學中2學時作為EDA工具學習,留給學生10個學時獨自進行電路設計。從而保證學生更好地理解理論課所學知識,融會貫通,有效地促進教學效果,激發(fā)學生的學習興趣。

篇8

【關鍵詞】卓越工程師 培養(yǎng) 體系

【中圖分類號】G642【文獻標識碼】A【文章編號】1006－9682（2011）02－0020－02

福州大學于1970年開始招收微電子專業(yè)學生，為我省培養(yǎng)出第一批微電子專業(yè)人才，但由于歷史原因，80年代微電子學專業(yè)停辦了。為促進福建省IC產(chǎn)業(yè)的發(fā)展，加速福建省集成電路專業(yè)技術人才的培養(yǎng)，促進閩臺兩岸IC產(chǎn)業(yè)對接和為海峽西岸創(chuàng)新經(jīng)濟建設提供有力的人才支撐，2007年2月，經(jīng)教育部批準，福州大學復辦微電子學本科專業(yè)，依托福建省集成電路設計中心的公共服務平臺，建立起集教學、研發(fā)與產(chǎn)業(yè)化功能于一體的國家集成電路人才培養(yǎng)基地。經(jīng)過這幾年的建設，微電子學專業(yè)實驗室、福建省集成電路重點實驗室等幾個平臺已建立起來，基本可滿足學生、老師學習與研究之用，但微電子的人才還很奇缺，培養(yǎng)的人才與社會的需求還有一定的差距，因此我們根據(jù)教育部“卓越工程師培養(yǎng)計劃”的標準，對微電子學專業(yè)的培養(yǎng)方案進行探索，培養(yǎng)符合社會需求的人才。

作為第一批試點單位，福州大學“卓越工程師培養(yǎng)”采用校企聯(lián)合培養(yǎng)模式，把工程師培養(yǎng)分為校內學習和企業(yè)學習兩個培養(yǎng)階段。本科培養(yǎng)采用“3＋1”培養(yǎng)模式，即前3年在校內學習本科課程，第4年到企業(yè)實踐；碩士培養(yǎng)采用“1.5＋1”培養(yǎng)模式，碩士工程型要求前一年半以校內為主學習碩士課程，后一年到企業(yè)實踐，接受工程設計研發(fā)訓練。

一、卓越工程師培養(yǎng)體系的建設

根據(jù)卓越工程師培養(yǎng)標準，卓越工程師培養(yǎng)體系的建設應包含以下幾個方面：

1．教學計劃建設（理論教學和實踐教學安排）

集成電路設計、集成電路測試與封裝等微電子專業(yè)都是實踐性很強的學科，除了要有厚實的理論基礎外，學生參與實踐顯得非常重要，這與卓越工程師的培養(yǎng)精神相吻合。因此在本科工程培養(yǎng)階段，課程體系要面向工程，強調寬基礎、重實踐、重應用，強調學以致用，教學內容精而管用，可適當削減部分課程學時，同時開設企業(yè)與工程管理、企業(yè)法規(guī)、企業(yè)文化、國內外營銷等與企業(yè)管理密切相關的課程，注重自然科學與人文科學的融合，并開設前沿叉學科課程，拓寬學生知識面。

2．教學模式和考核方式方面

教學模式和考核方式方面改革，課程教學與考核結合工程實際進行，專業(yè)課強調案例教學。通過課堂理論教學、研究性學習和企業(yè)實踐性學習三段式的培養(yǎng)，實現(xiàn)培養(yǎng)模式創(chuàng)新。學生一年時間到企業(yè)頂崗或掛職，接受工程實踐訓練，并結合企業(yè)生產(chǎn)實際完成相關課程與畢業(yè)設計（工程設計）。

3．學生管理方面

學生管理方面實行校內、外雙導師制。在企業(yè)的生產(chǎn)實習、企業(yè)實踐與畢業(yè)設計的教學過程中，采用“雙導師制”，即學生下派企業(yè)的同時，一個企業(yè)指定一名學院內在職教師為指導教師，長期與企業(yè)合作，與企業(yè)導師共同制定課程進度與相關內容等，為學生及時完成學業(yè)奠定基礎。學生到達企業(yè)后，由企業(yè)指派高級技術人員（一般應為總工程師或部門負責人）為固定企業(yè)指導教師。

4．課程建設方面

把構建科學的卓越工程師培養(yǎng)課程體系，與實際的教學實踐有機地結合起來，突出工程實踐和創(chuàng)新能力，打造一批工程教育特色課程，一些面向企業(yè)實踐性強的課程或項目聘請企業(yè)高級工程師授課或學生到企業(yè)通過動手實踐完成，力爭每一屆學生有6門專業(yè)課是由具備5年以上在企業(yè)工作的工程經(jīng)歷教師主講。

5．師資隊伍建設方面

在每個企業(yè)中遴選出2～3名適合微電子專業(yè)各相關專業(yè)課程教學的高級專業(yè)人才，通過福州大學高等教師專業(yè)培訓，正式聘任為福州大學教師，完成企業(yè)課程的授課任務與承擔企業(yè)導師的工作。此外，學院的教師也應不定期地深入到相關企業(yè)進行調研和科研項目合作，加強校企的實質性深入合作，提高校內教師的工程素質與業(yè)務水平。同時鼓勵中青年教師積極參加、探索新的教學模式和實驗創(chuàng)新機制，逐步形成一支優(yōu)秀教學團隊，以培養(yǎng)一批中青年骨干教師。

二、卓越工程師培養(yǎng)計劃的實施

目前正處于卓越工程師培養(yǎng)啟動階段，部分培養(yǎng)模式可對在校生進行試點，針對目前教學體制更注重學生的理論學習、實踐環(huán)節(jié)明顯不足、學生工程意識淡薄、畢業(yè)后很難讓企業(yè)滿意、學校的教學環(huán)節(jié)與企業(yè)的需求有較大的脫節(jié)等問題，并根據(jù)我省集成電路行業(yè)的發(fā)展狀況和我校的現(xiàn)有條件，適當調整現(xiàn)有課程與課程的教學內容，適應微電子行業(yè)的人才結構需求，力爭與福建省現(xiàn)有微電子企業(yè)聯(lián)合培養(yǎng)集成電路方面的人才，探討IC專業(yè)人才的培養(yǎng)模式與培養(yǎng)方案的創(chuàng)新和研發(fā)，是目前的工作重點。

1．課程體系的改革

深入集成電路的有關企業(yè)調研，了解企業(yè)需求，對2009級《微電子學專業(yè)培養(yǎng)計劃》已做了很大修改，課程設置突出工程實踐和創(chuàng)新能力的培養(yǎng)，培養(yǎng)方案與目標比較接近于企業(yè)的要求。這些變化體現(xiàn)在大多數(shù)理論課程之后都設置了相應的應用課程，比如數(shù)電、模電、C語言、數(shù)字集成電路設計、模擬集成電路設計、微機原理等課程，不僅有相應的課內實驗，還有相應的課程設計，將剛學到的基礎知識賦予實踐，不僅鞏固了基礎知識，加深了理解，而且也培養(yǎng)了學生學以致用的能力。

2．本科第四學年的教學安排

根據(jù)卓越工程師培養(yǎng)方案的要求，第四學年應安排一些實踐性的、研究性的課程，比如畢業(yè)實習、科研實踐、畢業(yè)設計、項目研發(fā)管理等，這些課程可以帶到企業(yè)中完成，可以結合各個企業(yè)的實際情況，做相應的課程研究，使得學生的研究內容來源于實際，使學生的學習與實際接軌。

3．課程建設方面

與實踐相關的課程、教學內容要求直接使用目前行業(yè)流行的三大巨頭軟件，比如SPICE模擬設計與實驗、邏輯設計與FPGA、數(shù)字集成電路CAD、模擬集成電路版圖設計、集成電路制造工藝、集成電路可測性設計等課程的實驗，都要求用目前市面上流行的軟件工具與版本，并且教學內容要求來源于實際工程，逐步形成幾門有特色的課程。

4．師資培養(yǎng)方面，加強現(xiàn)有教師參與企業(yè)項目研發(fā)的力度。

目前6名年青教師承擔了福州福大海矽微電子有限公司的研發(fā)項目，研制的三個芯片已經(jīng)完成MPW流片，經(jīng)測試達到了設計技術要求，取得良好的效果；另有多名教師參與了福建省集成電路服務中心的建設與技術服務工作，逐步培養(yǎng)與鍛煉了一批中青年骨干教師，形成了一支優(yōu)秀的教學團隊。

5．企業(yè)師資培養(yǎng)

在企業(yè)中遴選適合微電子各相關專業(yè)課程教學的高級專業(yè)人才，通過福州大學高等教師專業(yè)培訓，正式聘任為福州大學教師，完成企業(yè)課程的授課任務與承擔企業(yè)導師的工作。《集成電路實習》課程已經(jīng)在ICC上課，07級的《教授講座》由福州貝萊特集成電路有限公司的老總陳炳來教授承擔。今后，其他相關課程的部分實踐也將在該中心完成。

三、卓越工程師培養(yǎng)過程中存在的難點

1．企業(yè)難以接受學生實習

微電子行業(yè)都有較高的技術要求，企業(yè)一定是靠技術生存，各個單位對保護自己的商業(yè)秘密都非常重視，所以一般都不太愿意接受實習生。他們認為大學生沒有實際工作能力，即使有，短時間內也不能很好地發(fā)揮出來為企業(yè)所用，所以企業(yè)接收大學生實習不僅沒有得到免費的勞動力，而且還要冒著泄露商業(yè)機密的風險、需要付出各種代價，比如，至少必須給實習生安排辦公位置及設備等，另外學生短時間內難以接手相關工作，還要讓老職工去帶，必然影響企業(yè)的進度安排，因此企業(yè)收益和成本相比得不償失。總之，由于行業(yè)的原因，企業(yè)難以接受學生實習，這是微電子學專業(yè)卓越工程師培養(yǎng)實踐過程的最大難點。

2．誠信問題

現(xiàn)在企業(yè)愿意接受學生實習的，大多是希望學生畢業(yè)后能夠到企業(yè)來工作，這樣相當于學生提前一年來企業(yè)實習，企業(yè)可以少培養(yǎng)學生一年，這對于學生、企業(yè)都是一件雙贏的好事。但出現(xiàn)了很多學生畢業(yè)后又不去這個企業(yè)工作，失信于企業(yè)，以至于企業(yè)認為現(xiàn)在的學生誠信差，眼高手低在企業(yè)呆不住，打擊了很多企業(yè)的熱情。

3．學生管理上的難題

學生分散于各個企業(yè)實習，給學生管理帶來了很大的難度，如學生在外地，老師很難經(jīng)常去檢查學生的情況，如在本地實習，學生大多還會住在學校，則交通問題給學生的安全帶來了隱患，學校存在很大的壓力。

四、卓越工程師培養(yǎng)的出路

1．政府給予參與企業(yè)一定的優(yōu)惠

目前實行本計劃的難點之一在于企業(yè)的參與。建議教育部聯(lián)合國家有關部門共同出臺政策，調動企業(yè)接受學生實踐并共同參與培養(yǎng)學生的積極性，例如給予參與本計劃的企業(yè)在稅收上的減免或經(jīng)費補貼，或在企業(yè)申報國家有關部門科研立項，技改立項時給予優(yōu)惠。

2．加強學生的誠信建設

如果學生的誠信度可以得到企業(yè)的信任，那么我們可以這樣來分流學生：對于不考研的學生，可以以找工作單位的方式去找實習企業(yè)，與企業(yè)簽定協(xié)議，畢業(yè)后到企業(yè)工作，這樣企業(yè)基本上就會接受這一批學生；至于要參加考研的學生，可以到學校的各個研究室等參與老師的課題研究，或者由一些有實踐經(jīng)驗的老師各自帶幾個學生做些實用性、綜合性的設計，也可以得到一些工程性的實戰(zhàn)。

3．加強學校自身科研機構的建設，讓更多的學生可以在校參與科研研究。

4．在一些重點企業(yè)設置教育部門，參與學校的實踐教學。

篇9

關鍵詞：數(shù)字電路；教學體系；重構；設計

中圖分類號：G642.0？搖 文獻標志碼：A 文章編號：1674-9324（2014）06-0165-02

一、概述

數(shù)字技術是近幾十年發(fā)展最快的技術，其發(fā)展對人類社會產(chǎn)生著深遠的影響。作為數(shù)字技術硬件基礎的數(shù)字電路遵循摩爾定律，在幾十年中經(jīng)歷了從分立電路到集成電路的設計歷程，到現(xiàn)在已進入片上網(wǎng)絡（Network on Chip，NoC）的階段。從數(shù)字電路的晶體管電路時代，歷經(jīng)中小規(guī)模集成電路設計時代，到現(xiàn)在廣泛采用EDA工具進行ASIC設計以及基于FPGA進行設計的時代，電路設計的每一步發(fā)展過程都產(chǎn)生過很多重要的設計思想及設計方法。這些設計思想及方法的累積構成了現(xiàn)在的數(shù)字電路教學體系。然而，由于新舊體系高速更迭，使得目前的數(shù)字電路教學體系呈現(xiàn)一種拼接的模式，整體內容缺少因果鏈接，電路的邏輯設計、功能設計和性能設計三方面脫節(jié)。這種現(xiàn)狀與當前數(shù)字技術領域對人才的要求極不適應。要對現(xiàn)狀有所改革，首先需要對數(shù)字電路各部分內容有所了解，從中提取適應發(fā)展的部分，重新構成一個自洽的課程內容體系。本文希望通過對現(xiàn)有課程中不同部分內容進行分析，在此方面進行一些嘗試。

二、基于晶體管的設計

目前，數(shù)字集成電路采用的主要工藝是CMOS工藝，在這種工藝條件下，電路邏輯結構由MOS晶體管擔任開關作用來實現(xiàn)。MOS晶體管分為PMOS和NMOS兩種形式，分別用于傳導高電平（1）和低電平（0），如圖1所示。邏輯輸入控制晶體管的柵極，連通的晶體管支路由電源或地為邏輯輸出提供標準輸出電平，如圖2所示。在晶體管的相互連接中，NMOS的串聯(lián)可以實現(xiàn)AND運算，并聯(lián)實現(xiàn)OR運算，由此可以形成各種基本的邏輯單元，如圖3所示，這些邏輯單元的進一步連接可以形成各種功能電路。

在目前國內外教材的分析中，對此類電子電路的評價主要集中于晶體管數(shù)量。如何在設計中減少晶體管的使用量成為設計的主要目標。基于這一考慮，在基本單元層次，發(fā)展了AOI電路結構，將“與-或”二級結構形成一個整體，晶體管數(shù)量只與初級與門輸入的數(shù)量相關。在功能設計的層次，引入卡諾圖對邏輯方程進行最小化，其目標也是通過減少初級門輸入端的數(shù)量來實現(xiàn)晶體管數(shù)量的減少。上述設計方法能夠非常準確地表達數(shù)字電路的邏輯體系實現(xiàn)，并能建立組合邏輯的卡諾圖分析設計方法和時序邏輯的轉移輸出表的分析設計方法，為數(shù)字電路的規(guī)范化設計體系奠定了很好的基礎，也構成了目前數(shù)字電路設計的理論基礎。但在目前的教學體系中，這種設計方法只是將晶體管作為標準開關器件使用。由于缺少有效的評價體系，目前邏輯分析僅停留在簡單電路的分析設計，在中規(guī)模功能電路的分析設計中，幾乎沒有采用這一體系。在VLSI的設計時代，對電路性能的評價主要表現(xiàn)為集成度（占用芯片面積、成本）、速度（最長延遲時間、最高時鐘頻率）和功耗（最大功耗、平均功耗）等指標上。要實現(xiàn)同樣的功能，利用邏輯定理可以設計出很多不同結構的電路，最優(yōu)化成為設計中的中心環(huán)節(jié)。而要實現(xiàn)這一目標，在基本邏輯結構形成的階段就需要補充對于相關性能的描述模型。

三、基于中小規(guī)模集成塊的設計

在上世紀70～80年代，為了應對數(shù)字技術的廣泛采用，發(fā)展了以74系列為代表的各種中小規(guī)模集成塊。不同領域的用戶可以選用盡可能少的通用集成塊連接形成電路，滿足自己的特殊系統(tǒng)需求。為了使用上的方便，中小規(guī)模集成塊在外型和I/O端口性能方面都進行了統(tǒng)一標準設計，其輸入/輸出特性由Data sheet詳細規(guī)定，用戶在使用時可以不忽略其內部電路工藝及邏輯形成方式，只根據(jù)設計要求選取對應功能塊，根據(jù)端口特性設計外部負載連接電路。考慮到通用模塊可能需要對模擬器件進行驅動，此類電路通常都配備了強大的對外驅動電路，導致集成芯片中主要部分為I/O部件，邏輯功能部分只占據(jù)了集成芯片的次要部分。為了增加模塊的通用性，通常會在基本功能的基礎上添加許多額外的控制/狀態(tài)端口（與集成塊的總體成本相比，這些添加幾乎不增加成本，但能夠帶來市場上的好處）。由于電路的成本、速度、功耗主要由I/O部件及外殼決定，簡單邏輯與復雜功能的模塊在價格和速度上相差不大，用戶傾向于選用復雜功能模塊來構成電路（使用模塊的部分功能），而不是選用基本邏輯部件構成電路，電路設計的主要目標成為選擇最少邏輯塊及最少連線進行設計，與邏輯設計基本脫離關系。在目前的教學體系中，關于邏輯單元靜態(tài)與動態(tài)特性的討論基本采用這種方式講解；各種組合功能電路的設計和時序功能電路的設計（二進制計數(shù)器、移位寄存器等）都采用此類方式。由于目前的實驗條件，以及學生創(chuàng)新活動中自己設計小系統(tǒng)的需要，中小規(guī)模集成塊仍然具有重要的使用價值，相關內容也就構成了數(shù)字電路課程教學中功能設計的主體部分。然而，中小規(guī)模集成塊作為一種集成度低下的分立設計，其高成本和低速度是其不可避免的缺陷。如何將相應內容與低層邏輯設計合理地結合，將電路性能的評價帶入到對不同結構設計的選擇上，是解決這一問題的關鍵。在ASIC設計中，不會無謂地設計不需要用到的所謂多功能擴展，對功能模塊的教學改革應該首先著眼于基本功能的最佳實現(xiàn)方式，然后考慮在不同應用中的最佳擴展設計方式。目前基于多功能器件進行設計，利用其部分電路的設計方式對中小規(guī)模集成塊是優(yōu)化的方式，但對于片上設計就是一種浪費的設計了。

四、基于HDL的設計

隨著計算機技術的廣泛采用，數(shù)字集成電路的設計也進入EDA時代。HDL使電路的設計描述和仿真驗證可以利用計算機工具進行，方便于層次化設計中信息的交流、保存、修改，有效提高了設計效率，降低了設計成本。同時，基于FPDA的設計也成為中間設計的主流方式。為了適應這種發(fā)展，現(xiàn)行數(shù)字電路課程中開始引入HDL語言的內容，并對各種功能電路的描述編程進行了足夠詳細的介紹。同時也對FPGA的基本結構進行了介紹。利用這些內容，學生能夠方便地使用計算機系統(tǒng)開展各類數(shù)字設計，擴大了數(shù)字電路的應用教學，通過對設計的仿真也能夠更好地理解電路性能與設計的關系，使學生對數(shù)字電路設計有更實際的理解，也便于開展課程設計和各種實驗活動。HDL是一種硬件電路的描述工具，主要幫助仿真過程的自動進行。而目前關于HDL的教學中，很少將電路邏輯與性能的關系反映到語言描述中，使語言的描述淪為對電路功能的描述，失去了EDA工具的使用本意。對電路性能描述中比較容易的是對延遲時間（或時鐘頻率限制）的描述。若要進行這方面的描述，HDL必須基于最基本的邏輯單元，設計者應對各種基本部件的時間延遲以及連線負載帶來的時間延遲有足夠的了解。而電路的功能設計描述則必須基于這種帶時間延遲的部件互連設計（結構設計的描述）。此點在目前的HDL的教學中應特別強調。同時需要注意到，這種仿真一定要在與綜合無關的工具上進行。對設計集成度的衡量取決于電路設計的綜合方式。目前，在EDA設計領域尚未建立一種統(tǒng)一的綜合方式，不同的綜合工具采用不同的算法結構，綜合效率各有不同。雖然綜合算法本質上是基于基本邏輯優(yōu)化理論建立的，但其中涉及的各種數(shù)學理論很多，不是數(shù)字電路這門課程能夠解決的。因此，本課程無法涉足綜合領域，也難以將課程內容與綜合工具得到的結果形成對應關系。如何將基本理論與綜合算法聯(lián)系起來，形成一個統(tǒng)一的系統(tǒng)，應該是數(shù)字電路課程未來一段時間的改革目標。目前，很多的免費EDA工具采用FPGA作為綜合的基礎，這種綜合工具的優(yōu)點是能夠方便地得到所設計電路的評價（占用單元數(shù)量、延遲時間、時鐘頻率）。然而，由于FPGA設計的基礎是4輸入查找表（等價于4輸入卡諾圖的最小項和設計），在基本邏輯層次上可以認為未進行任何化簡，集成度低、延遲時間長。同時綜合工具會根據(jù)4輸入查找表建立優(yōu)化算法進行綜合，由此將用戶進行的結構設計思想抹殺，不利于課程內容的相互銜接。如果要理解其綜合結構，就必須首先建立FPGA基本單元和布線方式的電路參數(shù)模型，然后在此基礎上建立獨特的綜合算法。目前，本課程難以完成這一任務。

五、統(tǒng)一體系的思考

基于上述分析，可以看到目前數(shù)字電路面臨的困境，也展現(xiàn)了建立一個統(tǒng)一體系的需求。統(tǒng)一體系應該以電路性能參數(shù)（集成度、速度等）作為評價模型，著重考慮ASIC和VLSI設計中的需求。評價模型應該由底層基本器件（晶體管）開始分析建立，繼承現(xiàn)有體系中關于邏輯設計的思想，將性能評價延伸到邏輯模塊和功能模塊層次；邏輯層次的設計中，主要展現(xiàn)功能的不同結構實現(xiàn)方式，為電路設計提供靈活性；而在功能層次的設計中，則通過對不同結構的性能進行比較，確定電路的最佳形成方式。HDL的設計應該將速度的評價融入到電路結構的描述中，并通過仿真工具的應用使這一評價能夠推廣到大系統(tǒng)中，對同步時序設計提供支持。

參考文獻：

[1]姜書艷，羅剛，呂小龍，鄧罡，周啟忠.片上網(wǎng)絡互連串擾故障模型的研究及改進[J].電子測量技術，2012，35（4）：123-127.

[2]姜書艷，羅剛，呂小龍，金衛(wèi)，謝暄.90nm和65nm工藝下片上網(wǎng)絡互連串擾故障模型分析[J].電子測量與儀器學報，2012，26（3）：267-272.

[3]艾明晶.基于自動設計方法的數(shù)字邏輯課程改革研究與實踐[J].實驗技術與管理，2012，29（9）：151-155.

[4]張?zhí)O珍，王俊峰，仲濤.VHDL在數(shù)字邏輯電路設計中的應用方法[J].信息通信，2012，（5）：96-97.

[5]張麗杰，呂少中.QuartusⅡ軟件在數(shù)字邏輯電路教學中的應用[J].軟件導刊，2012，11（4）：199-200.

[6]曹維，徐東風，孫凌潔.基于CDIO理念的數(shù)字邏輯實踐教學探索[J].計算機教育，2012，（12）：75-77.

[7]Frank Vahid. Digital Design with RTL Design，VHDL，and Verilog，A John Wiley & Sons，Inc.，Publication.2011：41-48.

篇10

【關鍵詞】數(shù)字鐘；振蕩器；分頻器；CD4060；LM8560

引言

數(shù)字鐘是用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，以顯示直觀、精確、制作方便而受到電子愛好者們的青睞。數(shù)字鐘電路系統(tǒng)由振蕩器、分頻器、時分秒計數(shù)器、LED顯示電路和定時報警電路部分組成，其設計與制作，有利于加強學生運用數(shù)字集成電路進行設計電路的能力，提高學生分析解決問題的能力。

1.基本組成及工作原理

該數(shù)字鐘主要由CD4060對晶振產(chǎn)生30720Hz的頻率進行分頻，為大規(guī)模集成電路LM8560提供60Hz的基準時鐘源。電源由220V市電經(jīng)變壓、整流、濾波后獲得，其電路框圖如圖1所示。

2.功能模塊設計

2.1 振蕩器和分頻器

振蕩器用來產(chǎn)生時間的基準信號，是數(shù)字鐘的核心，它的準確度直接關系到電子鐘的精度，因而一般選用石英晶體構成振蕩器電路作為時基信號源，經(jīng)過分頻可得到一時間脈沖信號，從而保證了走時的精度。本電路使用了30720Hz晶體振蕩器，送到CD4060的9腳和11腳進行分頻，從CD4060的13（Q9）引腳輸出，其輸出振蕩頻率為：fQ9=f/29=30720/512=60Hz，送到LM8560的25腳作為輸入時間計數(shù)器的時基頻率，其電路如圖2所示。

另外，由于CD4060內含振蕩器和一個14位的二進制異步計數(shù)器，所以其振蕩器的結構也可以是RC電路，其振蕩器的振蕩頻率公式為：f=1/(2.2RC)，通過調整電路中R和C的參數(shù)也可得到30720Hz的振蕩頻率。計數(shù)器位均為主從觸發(fā)器，在CP1(和CP0)的下降沿計數(shù)器以二進制進行計數(shù)，當清零信號CR（12引腳）為高電平時，計數(shù)器全部置零且振蕩器使用無效，當CR為低電平時，允許計數(shù)并對振蕩器解除封鎖。同時，在其內部還設有施密特整形電路。

在制作過程中我們選用了頻率為30720HZ的晶體振蕩器，產(chǎn)生信號送到CD4060進行分頻處理，CD4060的工作電壓通常為4.5V

-18V，如上圖2電路所示，電阻R2為1MΩ，電容C2使用20pF的瓷介電容。這樣，晶體振蕩器產(chǎn)生的信號經(jīng)過CD4060經(jīng)9分頻后從13（Q9）腳輸出60Hz的信號送到LM8560的25腳。

2.2 LM8560數(shù)字鐘集成電路

LM 8560是一種大規(guī)模50或60Hz的時基24小時專用數(shù)字鐘集成電路，內含分頻器、校時器、12進制計數(shù)器、六十進制計數(shù)器、譯碼器、顯示驅動器等，可與雙陰極顯示屏組合制成數(shù)字鐘鐘控電路，其引腳功能如圖3所示。LM8560共有28引腳，1-14引腳是顯示筆劃輸出，與4位顯示屏LED FTTL-655SB的5-30引腳依次相連接，15腳為正電源輸入端，20腳接地，27腳為內部振蕩器RC輸入端，16腳為報警輸出端，經(jīng)VT1（8050）連接到蜂鳴器進行報警輸出，其電路如圖4所示。

如圖5所示，LM8560是28引腳雙列直插封裝形式，CD4060是16引腳，也為雙列直插封裝，為了焊接與調試的方便，在制作中，通常只需將管座焊接在PCB上，而將集成電路安裝在相應的管座上即可。

2.3 電源電路

該數(shù)字鐘電源電路可以用交流經(jīng)過整流濾波后轉換為直流供電，也可以直接用電池來供電。如圖6數(shù)字鐘電路的整體電原理圖所示，其電源部分電路由220V交流電經(jīng)變壓器T1降壓，再經(jīng)VD6、VD7、VD8、VD9組成的橋式整流電路整流，形成脈動的直流，經(jīng)電解電容C3、C4濾波給LED顯示屏和主電路供電。如果在交流供電不方便的情況下，還可以用四節(jié)1.5V的電池串聯(lián)為6V的直流電通過VD5給整個電路供電。

此外，在T1變壓器的輸入端接入一個三相插座，用于定時輸出，可以對大功率電器進行定時。

3.組裝與調試

數(shù)字鐘時間的顯示由LED FTTL-655G顯示屏來顯示，由圖6可以分析出，晶振(30720Hz)通過CD4060的分頻為LM8560提供了60Hz的基準頻率，并通過兩個三極管VT2（9012）、VT3(9013)來實現(xiàn)對雙陰極顯示屏的兩陰極(26、29腳)的控制，驅動顯示屏冒號閃爍。

在安裝過程中，最容易出錯的部分是顯示屏與LM8560引腳的連接順序，如果順序有誤則顯示出的時間不正確，應用排線準確將LM8560的筆劃輸出焊接到顯示屏給出的焊盤上，如圖7排線連接所示。若裝配無誤，通電顯示的時間如圖8所示為“12:00”。在屏幕上有定時控制開關，調時控制開關，以及鬧鈴（報警）開關等，操作方便，簡單易用，例如，按下“調時鍵”的同時，再按下“小時鍵”，可以調整具體的小時顯示；按下“調時鍵”的同時，再按下“分鐘鍵”，可以調整具體的分鐘顯示，如圖9所示，把時間校對為“5:10”。同理，按下“定時鍵”的同時，再按下“小時鍵”和“分鐘鍵”可以調整定時輸出或鬧鈴報警的時間。

4.結束語

數(shù)字鐘是一種采用數(shù)字電路實現(xiàn)對時、分、秒數(shù)字顯示的計時裝置，其電路是一種對標準頻率進行計數(shù)的電路。該制作主要運用CD4060分頻器對晶體振蕩器的頻率進行分頻處理和LM8560數(shù)字鐘集成電路對筆劃顯示進行輸出，送到四位LED顯示屏進行顯示時間。同時，該數(shù)字鐘電路除了可實現(xiàn)計時功能還具有報警和定時控制交流電源開啟的擴展功能。

參考文獻

[1]戴樹鴻.數(shù)字鐘電路的制作[J].家電檢修技術,

2005(01):64.

[2]潘榮輝.數(shù)字電路CD4060的應用[J].電子制作,2007(07):43-57.

[3]劉常澍.數(shù)字邏輯電路[M].國防工業(yè)出版社,

2002:196-198.

[4]李可.數(shù)字鐘電路及應用[M].北京:電子工業(yè)出版社,1996.

[5]沈小麗.數(shù)字鐘集成電路應用及其功能擴展[J].中國計量學院學報,2001(12):62-65.

[6]方明安.實驗石英數(shù)字鐘[J],電子制作,2000(04):

12-13.

[7]數(shù)碼顯示電子鐘[EB/OL].2010-04-03..