導(dǎo)語(yǔ)：電子測(cè)評(píng)儀設(shè)計(jì)研究論文一文來(lái)源于網(wǎng)友上傳，不代表本站觀點(diǎn)，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

摘要

電子測(cè)頻儀是一種基本的測(cè)量?jī)x器，是用數(shù)字顯示被測(cè)信號(hào)頻率的儀器，被測(cè)信號(hào)可以是正弦波，方波或其它周期性變化的信號(hào)。因此，它被廣泛應(yīng)用與航天、電子、測(cè)控等領(lǐng)域。它的基本測(cè)量原理是，首先讓被測(cè)信號(hào)與標(biāo)準(zhǔn)信號(hào)一起通過(guò)一個(gè)閘門(mén)，然后用計(jì)數(shù)器計(jì)數(shù)信號(hào)脈沖的個(gè)數(shù)，把標(biāo)準(zhǔn)時(shí)間內(nèi)的計(jì)數(shù)的結(jié)果，用鎖存器鎖存起來(lái)，最后用顯示譯碼器，把鎖存的結(jié)果用LED數(shù)碼顯示管顯示出來(lái)。根據(jù)數(shù)字頻率計(jì)的基本原理，本文設(shè)計(jì)方案的基本思想是分為五個(gè)模塊來(lái)實(shí)現(xiàn)其功能，即整個(gè)數(shù)字頻率計(jì)系統(tǒng)分為分頻模塊、防抖電路、計(jì)數(shù)模塊、鎖存器模塊和顯示模塊等幾個(gè)單元，并且分別用VHDL對(duì)其進(jìn)行編程，實(shí)現(xiàn)了閘門(mén)控制信號(hào)、計(jì)數(shù)電路、鎖存電路、位選電路、段選電路、顯示電路等。本文詳細(xì)論述了利用VHDL硬件描述語(yǔ)言設(shè)計(jì)，并在EDA（電子設(shè)計(jì)自動(dòng)化）工具的幫助下，用大規(guī)模可編程器件（CPLD）實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序。該設(shè)計(jì)方案對(duì)其中部分元件進(jìn)行編程，實(shí)現(xiàn)了閘門(mén)控制信號(hào)、多路選擇電路、計(jì)數(shù)電路、位選電路、段選電路等。頻率計(jì)的測(cè)頻范圍：10KHz~9.9MHz。該設(shè)計(jì)方案通過(guò)了Max+plusⅡ軟件仿真、硬件調(diào)試和軟硬件綜合測(cè)試。

關(guān)鍵詞：數(shù)字頻率計(jì)電子設(shè)計(jì)自動(dòng)化大規(guī)模可編程器件硬件描述語(yǔ)言

目錄

摘要i

目錄ii

第1章緒論1

第2章電子測(cè)頻儀的設(shè)計(jì)原理5

2.1電子測(cè)頻儀的基本組成5

2.2電子測(cè)頻儀的分類6

2.4電子測(cè)頻儀的基本工作原理6

2.5電子測(cè)頻儀技術(shù)指標(biāo)及誤差分析8

第3章CPLD簡(jiǎn)介10

3.1CPLD器件結(jié)構(gòu)簡(jiǎn)介10

3.2典型CPLD器件簡(jiǎn)述12

3.3CPLD的編程工藝14

3.4新技術(shù)的應(yīng)用15

第4章電子測(cè)頻儀設(shè)計(jì)環(huán)境簡(jiǎn)介17

4.1QuartusⅡ開(kāi)發(fā)軟件簡(jiǎn)介17

4.1.1圖形用戶界面設(shè)計(jì)流程18

4.1.2EDA工具設(shè)計(jì)流程18

4.1.3QuartusⅡ軟件的主要設(shè)計(jì)特性18

第5章電子測(cè)頻儀的設(shè)計(jì)21

5.1電子測(cè)頻儀設(shè)計(jì)任務(wù)及要求21

5.2設(shè)計(jì)實(shí)現(xiàn)21

5.3功能模塊設(shè)計(jì)23

5.4下面分別介紹各模塊基于VHDL的設(shè)計(jì)方法23

5.5頂層文件的編寫(xiě)41

5.6程序說(shuō)明44

5.7系統(tǒng)仿真44

第6章結(jié)論46

致謝47

參考文獻(xiàn)48

第1章前言

軟件編程對(duì)其器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時(shí)進(jìn)行設(shè)計(jì)調(diào)整而滿足產(chǎn)品升級(jí)。使得硬件的設(shè)CPLD是一種新興的高密度大規(guī)模可編程邏輯器件，它具有門(mén)陣列的高密度和PLD器件的靈活性和易用性，目前已成為一類主要的可編程器件。可編程器件的最大特點(diǎn)是可通過(guò)計(jì)可以如軟件設(shè)計(jì)一樣方便快捷，從而改變了傳統(tǒng)數(shù)字系統(tǒng)及用單片機(jī)構(gòu)成的數(shù)字系統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)過(guò)程及設(shè)計(jì)概念，使電子設(shè)計(jì)的技術(shù)操作和系統(tǒng)構(gòu)成在整體上發(fā)生了質(zhì)的飛躍。

采用CPLD可編程器件，可利用計(jì)算機(jī)軟件的方式對(duì)目標(biāo)期進(jìn)行設(shè)計(jì)，而以硬件的形式實(shí)現(xiàn)。既定的系統(tǒng)功能，在設(shè)計(jì)過(guò)程中，可根據(jù)需要隨時(shí)改變器件的內(nèi)部邏輯功能和管腳的信號(hào)方式，借助于大規(guī)模集成的CPLD和高效的設(shè)計(jì)軟件，用戶不僅可通過(guò)直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量及難度，同時(shí)，這種基于可編程芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)就是以計(jì)算機(jī)為工具，在EDA軟件平臺(tái)上，對(duì)硬件語(yǔ)言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)的完成邏輯編譯、邏輯化簡(jiǎn)、邏輯綜合及優(yōu)化、邏輯仿真，直至對(duì)特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作（文本選用的開(kāi)發(fā)工具為Altera公司的MAX+PLUSII）。EDA的仿真測(cè)試技術(shù)只需要通過(guò)計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點(diǎn)完成一系列準(zhǔn)確的測(cè)試與仿真操作，大大提高了大規(guī)模系統(tǒng)電子設(shè)計(jì)的自動(dòng)化程度。設(shè)計(jì)者的工作僅限于利用軟件方式，即利用硬件描述語(yǔ)言（如VHDL）來(lái)完成對(duì)系統(tǒng)硬件功能的描述。

VHDL語(yǔ)言（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成電路硬件描述語(yǔ)言）誕生于1982年，是由美國(guó)國(guó)防部開(kāi)發(fā)的一種快速設(shè)計(jì)電路的工具，1985年正式推出是目前標(biāo)準(zhǔn)化程度最高的硬件描述語(yǔ)言。IEEE（TheInstituteofElectricalandElectronicsEngineers）于1987年將VHDL采納為IEEE1076標(biāo)準(zhǔn)。VHDL經(jīng)過(guò)十幾年的發(fā)展、應(yīng)用和完善以其強(qiáng)大的系統(tǒng)描述能力、規(guī)范的程序設(shè)計(jì)結(jié)構(gòu)、靈活的語(yǔ)言表達(dá)風(fēng)格和多層次的仿真測(cè)試手段在電子設(shè)計(jì)領(lǐng)域受到了普遍的認(rèn)同和廣泛的接受成為現(xiàn)代EDA領(lǐng)域的首選硬件描述語(yǔ)言。目前流行的EDA工具軟件全部支持VHDL它在EDA領(lǐng)域的學(xué)術(shù)交流、電子設(shè)計(jì)的存檔、專用集成電路（ASIC）設(shè)計(jì)等方面擔(dān)任著不可缺少的角色。有專家認(rèn)為在21世紀(jì)VHDL與VerlogHDL語(yǔ)言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。顯然VHDL是現(xiàn)代電子設(shè)計(jì)師必須掌握的硬件設(shè)計(jì)計(jì)算機(jī)語(yǔ)言。

1.具有一下幾個(gè)特點(diǎn)：VHDL具有強(qiáng)大的功能覆蓋面廣描述能力強(qiáng)。VHDL支持門(mén)級(jí)電路的描述也支持以寄存器、存儲(chǔ)器、總線及運(yùn)算單元等構(gòu)成的寄存器傳輸級(jí)電路的描述還支持以行為算法和結(jié)構(gòu)的混合描述為對(duì)象的系統(tǒng)級(jí)電路的描述。

2.VHDL有良好的可讀性。它可以被計(jì)算機(jī)接受也容易被讀者理解。用VHDL書(shū)寫(xiě)的源文件既是程序又是文檔既是工程技術(shù)人員之間交換信息的文件又可作為合同簽約者之間的文件。

3.VHDL具有良好的可移植性。作為一種已被IEEE承認(rèn)的工業(yè)標(biāo)準(zhǔn)VHDL事實(shí)上以成為通用的硬件描述語(yǔ)言可以在各種不同的設(shè)計(jì)環(huán)境和系統(tǒng)平臺(tái)中使用。

4.使用VHDL可以延長(zhǎng)設(shè)計(jì)的生命周期。用VHDL描述的硬件電路與工藝無(wú)關(guān)不會(huì)因工藝而使描述過(guò)時(shí)。與工藝有關(guān)的參數(shù)可以通過(guò)VHDL提供的屬性加以描述工藝改變時(shí)只需要修改相應(yīng)程序中屬性參數(shù)即可。

5.VHDL支持對(duì)大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用。VHDL可以描述復(fù)雜的電路系統(tǒng)支持對(duì)大規(guī)模設(shè)計(jì)的分解由多人、多項(xiàng)目組來(lái)共同承擔(dān)和完成。標(biāo)準(zhǔn)化的規(guī)則和風(fēng)格為設(shè)計(jì)的再利用提供了有利的支持。

6.VHDL有利于保護(hù)知識(shí)產(chǎn)權(quán)。用VHDL設(shè)計(jì)的專用集成電路（ASIC）在設(shè)計(jì)文件下載到集成電路時(shí)可以采用一定保密措施使其不易被破譯和竊取。

目前已成為IEEE（TheInstituteofElectricalandElectronicsEngineers）的一種工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，相比傳統(tǒng)的電路系統(tǒng)的設(shè)計(jì)方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（ToptoDown）和基于庫(kù)（Library-based）的設(shè)計(jì)的特點(diǎn)，因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)設(shè)計(jì)，從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)用VHDL對(duì)電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯(cuò)，然后在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門(mén)級(jí)邏輯電路的網(wǎng)表，下載到具體的CPLD器件去，從而實(shí)現(xiàn)可編程的專用集成電路（ASIC）的設(shè)計(jì)。

基于EDA技術(shù)的設(shè)計(jì)方法為自頂向下設(shè)計(jì)，其步驟是采用可完全獨(dú)立于目標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語(yǔ)言，在系統(tǒng)的基本功能或行為級(jí)上對(duì)設(shè)計(jì)的產(chǎn)品進(jìn)行行為描述和定義，結(jié)合多層次的仿真技術(shù)，在確保設(shè)計(jì)的可行性與正確性的前提下，完成功能確認(rèn)，然后利用EDA工具的邏輯綜合功能，把功能描述轉(zhuǎn)換為某一具體目標(biāo)芯片中（如CPLD芯片），使該芯片能夠?qū)崿F(xiàn)設(shè)計(jì)要求的功能，使電路系統(tǒng)體積大大減少，可靠性得到提高。

電子測(cè)頻儀是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生較大的延時(shí)，造成測(cè)量誤差、可靠性差。隨著可編程邏輯器件（CPLD）的廣泛應(yīng)用，以EDA工具為開(kāi)發(fā)平臺(tái)，運(yùn)用VHDL語(yǔ)言，將使系統(tǒng)大大簡(jiǎn)化。提高整體的性能和可靠性。

本文用VHDL在CPLD器件上實(shí)現(xiàn)一種電子測(cè)頻儀測(cè)頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼管顯示被測(cè)信號(hào)的頻率，不僅能測(cè)量頻率，還可以測(cè)量其他多種物理量。具有體積小、可靠性高、功耗低的特點(diǎn)。