導語：事件管理控制電路設計與實現一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

摘要:事件管理控制電路廣泛應用于運動控制、電機控制等工業控制領域，為使用者提供了強大的控制功能。在深入解讀、分析事件管理控制電路工作機理的基礎上，提出了一種事件管理控制電路的設計與實現方案，詳細闡述了電路的功能設計、實現及驗證。該電路功能穩定可靠，自動化程度高，可移植性強，具有較高的成熟度，可以滿足運動控制和電機控制系統的應用需求，已成功應用于一款SoC電路的設計中。

關鍵詞:事件管理;脈沖寬度調制(PWM);死區;正交編碼

TI公司的DSP(數字信號處理器)中的事件管理功能以其控制簡單、穩定性好、可靠性高等優點廣泛應用于自動化領域中的運動控制和電機控制［1－2］，但隨著高性能和小型化應用需求的不斷提升，僅僅使用TMS320x281x家族的處理器越來越無法滿足要求［3］。為了滿足不斷增加的高性能和小型化應用需求，需要在板級或者芯片級集成更高性能的處理器和事件管理控制電路，而這種實現方式的關鍵本身又取決于事件管理控制電路的實現。本文介紹的事件管理控制電路的設計與實現技術有效滿足了運動控制和電機控制系統的高性能和小型化的應用實現要求。

1事件管理控制電路的功能設計

根據對TI公司的DSP數字信號處理器中的事件管理功能的研究和分析［4］，結合邏輯電路設計過程中模塊劃分的一般原則，事件管理控制電路的功能主要由AHB(高級高性能總線)總線接口電路、配置及控制電路、通用定時器電路、計時比較電路、正交編碼及捕獲電路、PWM產生及死區控制電路、AD(模數轉換)控制電路以及輸入輸出控制電路等模塊構成。事件管理控制電路的功能框圖如圖1所示。1．1AHB總線接口電路。事件管理控制電路需要與處理器交互，才能實現其功能，這種交互一般通過總線接口來實現。設計中為了便于實現片上集成，提高性能，選用AMBA(高級微控制器總線結構)總線規范中的AHB總線作為事件管理控制電路總線接口。處理器通過該接口實現對事件管理控制電路的控制。1．2配置及控制電路。配置及控制電路的主要功能是實現對事件管理控制電路中寄存器的配置以及在工作過程中根據事件管理控制電路的狀態實行控制。配置及控制的機理主要是通過將AHB總線接口時序轉換為內部的簡單的存儲器總線時序。1．3通用定時器電路。通用定時器電路由計時器組1和計時器組2構成。計時器組1主要用于計時比較、捕獲功能和PWM產生;計時器組2主要用于捕獲功能和正交脈沖計數操作。每一組計時器包括一個可選擇使用外部引腳控制加減使能的16位定時寄存器、一個16位的比較寄存器、一個16位的定時周期寄存器和一個16位的計時控制寄存器。通用定時器電路能夠選擇可編程分頻的內部或外部輸入的定時時鐘，計時器組1和計時器組2可以獨立操作，也可以互相同步。每個計時器組中的定時寄存器能夠工作在連續加、直接加減和連續加減三種操作模式。每一個計時器組的比較寄存器與計時比較電路中的一個比較功能單元以及PWM產生及死區控制電路協同工作，可以產生需要的PWM波形。定時周期寄存器和比較寄存器具有雙緩沖，可以實現PWM周期以及比較或PWM脈沖寬度的編程。1．4計時比較電路。計時比較電路中設計了三個比較單元，這些比較單元使用計時器組1中的定時寄存器作為時基，通過PWM產生及死區控制電路產生6個比較輸出或具有可編程死區的PWM輸出。6個輸出中的每一個輸出狀態可獨立配置，比較單元中的比較寄存器為雙緩存，可實現比較或PWM脈沖寬度的可編程。1．5正交編碼及捕獲電路。正交編碼及捕獲電路主要用來檢測正交編碼脈沖或者捕獲外部輸入引腳的轉換狀態，設計中的3個外部捕獲輸入引腳中的2個可以復用為正交編碼脈沖電路的輸入。通過將2個復用的捕獲引腳同步，然后輸入到正交編碼脈沖電路中，能夠檢測方向或正交的脈沖序列。計時器組2中的計數寄存器根據正交編碼脈沖電路的檢測結果增加或減少。捕獲電路提供了對不同事件和變化記錄的功能，主要由1個16位的捕獲控制寄存器、1個16位的捕獲狀態寄存器和3個16位的兩級深度FIFO(先進先出)構成。當3個外部捕獲輸入引腳中的任意1個狀態發生變化時，它將所選擇的計時器組1或者計時器組2的計數寄存器的值保存到該引腳所對應的一個2級16位的FIFO中。外部捕獲輸入引腳經過時鐘同步后進行捕獲采樣，為了捕獲到狀態轉換，引腳的狀態至少要維持兩個同步時鐘周期，捕獲狀態變化可編程為上升沿、下降沿以及上升下降沿。1．6PWM產生及死區控制電路。事件管理控制電路同時可以產生8個PWM波形，其中6個可構成3對帶死區的PWM由計時比較電路產生，2個不帶死區的PWM由計時器組1和計時器組2中的比較寄存器產生。死區控制電路包括3個4位的計數器和一個16位的比較寄存器。為了適應不同的應用需求，PWM產生及死區控制電路具有可編程功能，包括3對帶死區PWM的輸出死區寬度范圍可編程，死區使能或禁止可編程，PWM的占空比和周期可編程等［5］。1．7AD控制電路。事件管理器支持外部ADC的啟動功能，該功能可以編程為禁止或允許。當允許時，會產生一個32周期的低脈沖輸出，啟動ADC轉換;禁止時，輸出為高阻抗狀態。1．8輸入輸出控制電路。為了方便不同實現目標之間的移植，在設計中將輸入和輸出控制電路與功能電路分開，作為一個單獨的模塊設計。在進行設計復用時，只需替換輸入輸出控制電路，而不用對功能電路修改，這種方法既提高了設計效率也避免功能出錯的可能性。

2事件管理控制電路功能實現及驗證

事件管理控制電路實現及驗證主要包括Verilog(硬件描述語言)代碼設計、代碼檢查、仿真驗證等。2．1事件管理控制電路的Verilog代碼設計。按照事件管理控制電路的功能設計以及模塊劃分，Verilog代碼設計時先進行各功能模塊的設計，然后再通過頂層模塊的設計，將各功能模塊互連。事件管理控制電路的代碼層次結構框圖如圖2所示，其中E-•vent．v為頂層模塊，AHBint．v為AHB總線接口模塊，CfgCtl．v為配置及控制模塊，TimerCmp．v為計時比較模塊，Gptimer．v為通用定時器模塊，QEP_Cap．v為正交編碼及捕獲模塊，PWM_DeadB．v為PWM產生及死區控制模塊，ADCtl．v為AD控制模塊，IOCtl．v為輸入輸出控制模塊。本電路在Verilog代碼設計過程中遵循了良好的編碼風格，采用了頂層模塊無膠連邏輯、各個模塊的輸出采用寄存器輸出、不同時鐘域的信號進行跨時鐘域處理等方法，使事件管理控制電路在滿足功能的同時，有效提高了電路的綜合效率、可靠性和可移植性。2．2事件管理控制電路的Verilog代碼檢查。代碼檢查的目的是為了保證代碼的可讀性、功能正確性以及電路魯棒性和可綜合性。雖然在代碼設計過程中已經遵循了良好的代碼設計風格、采用了多種技術保證代碼的功能正確、電路可靠和可綜合性，但整個設計代碼是否具有高的可讀性，功能實現和魯棒性是否存在隱患，單靠人工檢查是無法保證的，需要依賴于專用的工具。專業的代碼檢查工具主要有Cadence公司的HAL和Synopsys公司的SpyGlass，SpyGlass工具相比HAL工具功能更強大，屬于行業內廣泛使用的代碼檢查EDA工具。本設計中使用SpyGlass工具對事件管理控制電路的Verilog代碼進行了檢查，檢查的內容主要包括:代碼風格、可綜合性、仿真與實際電路的功能一致性、CDC以及可測性。并對檢查報告中的內容進行了逐條確認，對存在的問題作了修改。2．3事件管理控制電路仿真驗證。事件管理控制電路設計完成后，需要通過仿真驗證來確認其邏輯功能的正確性。虛擬仿真驗證一般先進行模塊級驗證，然后進行頂層互連后的整體功能的驗證。由于本設計各個功能模塊的規模相對較小，在驗證過程中，不進行模塊級驗證，而直接進行整體功能的驗證。在驗證過程中，首先根據電路的功能設計虛擬驗證的仿真平臺，然后開發測試用例，最后使用Candence公司的NCsim仿真器進行驗證。驗證平臺主要由Tb和被測頂層模塊Event以及相關功能模型構成。Tb的主要功能是通過一個與Event的AHB從接口互連的AHB主模型，根據事件管理控制電路的功能，發起AHB總線操作，控制事件管理控制電路工作，實現各種功能的驗證。驗證的主要功能包括:AHB總線接口、帶死區和不帶死區的PWM、正交編碼及捕獲等功能。經驗證，該電路的功能正確，滿足設計要求。PWM的仿真波形如圖3所示。

3結束語

本文通過對TI公司的DSP數字信號處理器中的事件管理功能的研究和分析，提出了一種基于事件管理的控制電路設計與實現方案，經驗證，該方案電路功能、性能、符合設計要求，并已成功應用于一款SoC(系統級芯片)電路的設計中。該電路具有很好的移植性，可用于SoC和FPGA(現場可編程邏輯門陣列)的設計實現，從而滿足運動控制和電機控制系統的高性能和小型化的應用實現要求。

參考文獻:

［1］岳夕彪，楊潤生，陳仁偉．基于DSP的無刷直流電動機控制電路設計［J］．四川兵工學報，2010，32(2):90－93．

［2］薛一哲，馬子飛．基于DSP產生SPWM波形的軟件設計研究［J］．航空計算技術，2019，49(1):112－114．

［3］張衛寧．TMS320C28X系列DSP的CPU與外設［M］．北京:清華大學出版社，2005．

［4］蘇奎峰，呂強，耿慶峰．TMS320F2812原理與開發［M］．北京:電子工業出版社，2005．

［5］張崇巍，張興．PWM整流器及其控制［M］．北京:機械工業出版社，2012．

作者:趙強 田澤 廖寅龍 淮治華 單位:1．航空工業西安航空計算技術研究所 2．集成電路與微系統設計航空科技重點實驗室 3．西安翔騰微電子科技有限公司