導(dǎo)語：出租車計費設(shè)計管理論文一文來源于網(wǎng)友上傳，不代表本站觀點，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

摘要

本系統(tǒng)電源電壓為+16V，速度傳感器具有汽車每運行1㎞提供1000個脈沖信號的特性。顯示器可以采用LED數(shù)碼管。系統(tǒng)采用單片機和FPGA的結(jié)合進行系統(tǒng)的主體設(shè)計,測控FPGA芯片通過采集傳感器脈沖信號WCLK進行里程計算,里程計費,利用外部脈沖信號SCLK產(chǎn)生標準時鐘信號,以計算等待時間,等待費用,并產(chǎn)生里程標志(LCBZ),等待標志(DDBZ),熄燈標志(XDBZ)等有關(guān)控制標志信號,同時根據(jù)單片機發(fā)出的開始信號（START），時段標志（SDBZ），傳輸數(shù)據(jù)選擇（SEL）等控制信號將有關(guān)計算結(jié)果傳送給FPGA芯片。單片機MCU除了完成鍵盤掃描，顯示控制外，還通過P0口與FPGA進行數(shù)據(jù)交換，并向測控FPGA芯片發(fā)出有關(guān)控制信號。本設(shè)計方案利用單片機和FPGA的結(jié)合，發(fā)揮它們各自的長處，分工清晰，實際使用和操作符合大眾邏輯，容易被人接受。而且，單片機豐富的I/O口和FPGA模塊化的設(shè)計為系統(tǒng)功能的擴展提供了空間和便利。

關(guān)鍵詞計費系統(tǒng)，單片機，F(xiàn)PGA芯片

ABSTRACT

Thesystem′sPowersupplyvoltageto+16V,thevelocitygeneratorhasthecharacteristicthatautoprovide1000pulsessignalseverytimewhilethetaximove1㎞.TheLEDdigitaldisplaycanbeused.ThesystemadoptingmicrocontrollercombinatewithFPGAmakethesystem′smaindesign,themonitoringandcontrolFPGAchipthroughcollectionthepulsesignal(WCLK)fromsensor,formileagecalculation,mileagerates,useofastandardexternalpulsesignal(SCLK)clocksignalstocalculatewaitingtime,waitingcosts,andgeneratemileagesigns(LCBZ)awaitingsigns(DDBZ),XDBZsigns,andaccordingthestartsignal(START),sessionssigns(SDBZ),datatransmissionoptionssigns(SEL)generatbymicrocontrollerwillbetransmittedtotheFPGAchip.Inadditiontothecompletionandtheothercontrolsignalsofkeyboardscanningcontrolthedisplay,microcontroller(MCU)alsothroughtheport(P0)toexchangedatawithFPGA,andmonitoringFPGAchipbythecontrolsignal.ThedesigncombinatstheFPGAandmicrocontrollerintegratedtoplaytheirrespectivestrengths,it′scleardivisionoffunction,theactualusedandtheoperationadoptingthepubliclogicandcanbeeasilyaccepted,Moreover,themicrotrollerisrichinI/OportandthemodulardesignoftheFPGAfortheexpansionofsystemfuctionsprovidemuchmorespaceandfacilities.

KeywordsThecostssystem,Microcontroller,theFPGAchip

出租車是現(xiàn)代人類的重要交通工具，而出租車的計費系統(tǒng)的安全性和先進性是人們普遍關(guān)心的問題，要求計費器性能穩(wěn)定，計費準確，以及預(yù)防司機作弊行為等等都關(guān)系到乘客的切身利益。因此，設(shè)計出符合人們普遍要求及放心的產(chǎn)品具有重要的意義。同時，設(shè)計該系統(tǒng)所應(yīng)用的知識涉及范圍廣，通過設(shè)計可以牢固掌握所學(xué)理論知識，對電子信息工程專業(yè)的就業(yè)方向有初步認識，將理論與實際有機聯(lián)系起來。應(yīng)該是對以前所學(xué)知識的一次審核吧！

本設(shè)計主要介紹了出租車計費系統(tǒng)的設(shè)計思路和過程，并給出了所涉及的相關(guān)知識的詳細介紹。EDA技術(shù)應(yīng)用，單片機的功能及應(yīng)用，傳感器檢測技術(shù)，VHDL編程語言及匯編語言程序，顯示系統(tǒng)設(shè)計及按鍵控制，等等。第一部分為緒論,第二部分為方案論證，第三部分為系統(tǒng)設(shè)計，第四部分是硬件及軟件實現(xiàn)，第五部分系統(tǒng)檢測及分析，第六部分是結(jié)論，第七部分是附錄,第八部分是參考文獻，第九部分是致謝.

目前，普遍的出租車計費器僅僅具有時鐘，起步價，里程計費，等待計費及顯示幾個功能。其發(fā)展前景是可觀的，將來的產(chǎn)品除具有這些功能外，另外還可增加如下功能：防作弊功能，IC卡付費：顧客能在制定點購買一定額度的"顧客IC卡"，乘車后可用IC卡付帳，付帳是否成功有相應(yīng)的提示。車主可定期將總營業(yè)額寫入"車主IC卡"中，并據(jù)此IC卡向所屬公司領(lǐng)取報酬。車票資料打印：顧客付費后可打印發(fā)票，打印內(nèi)容包括車主信息和車費信息等。可打印車主總營業(yè)額信息。語音播報：當乘客上車時，可自動問候乘客，當?shù)竭_目的地，自動播報乘車費用并禮貌再見，表達希望下次乘坐的意思。增加的這些功能將會更好地為乘客服務(wù)。

本系統(tǒng)設(shè)計也可應(yīng)用于其他計費系統(tǒng)中，如電腦計費系統(tǒng)等等，其應(yīng)用技術(shù)也有相當范圍的應(yīng)用面，如顯示和播報部分也可應(yīng)用于智能飯卡﹑智能電動車﹑機器人等電子相關(guān)產(chǎn)品中。可見掌握了該系統(tǒng)的設(shè)計和分析可實現(xiàn)對電子專業(yè)知識的具體應(yīng)用，增強理論聯(lián)系實際的能力。除此以外，所涉及的知識面也聯(lián)系到現(xiàn)實生活中很多相關(guān)電子產(chǎn)品，也將對其他電子產(chǎn)品有一定理論基礎(chǔ)。

計費及顯示

①里程，即汽車行程里程，用四位數(shù)字顯示，顯示方式為"XXX.X"，單位為㎞，精確到0.1㎞。

②單價，即里程單價，用三位數(shù)字顯示，顯示方式為"X.XX"，單價為元/㎞，根據(jù)每天不同的時間段有兩種情況：當時間段為06：00～23：00時單價為1.4元/㎞，其他時間段內(nèi)單價為1.80元/㎞。

③等候時間，用四位數(shù)字顯示分鐘和秒，顯示方式為"XX：XX"，等候的定義是：當汽車行駛速度小于或等于12㎞/h時為"等候"。在等候時間大于1小時的情況下，可以不顯示等候時間，但必須對等候時間進行統(tǒng)計計算。

④等候單價，等候單價有兩種情況：在等候時間小于1小時的情況下，等候單價為1元每5分鐘；在等候時間大于1小時的情況下，等候單價為20元每小時。

⑤費用的計算，出租車的起價為5.00元，當里程小于2㎞時，按起價計算費用；當里程大于2㎞時按下式計算費用：費用=里程*里程單價+等候時間*等候單價。

⑥費用的顯示，用五位數(shù)字顯示，顯示方式為"XXX.XX"，單價為元。

時鐘及顯示

當出租車在通常運行狀態(tài)下，應(yīng)能顯示當前的時間，在汽車熄火的情況下，時鐘必須正常運行，但是可以不顯示時鐘.

計費開始提示

當出租車載上乘客并起步后，將空車指示牌扳倒時，空車指示牌里的指示燈熄滅，并有語音或燈光提示信號。

功能模塊設(shè)計

根據(jù)系統(tǒng)的設(shè)計要求，將整個測控FPGA系統(tǒng)CZJFXT分為七個模塊，它們分別是：分頻器模塊FPQ，等待判別模塊DDPB，里程計算模塊LCJS，里程計費模塊LCJF，等待計時模塊DDJS，等待計費模塊DDJF，輸出數(shù)據(jù)選擇模塊SCXZ。

分頻器模塊FPQ：將外部時鐘信號SCLK（設(shè)計時假設(shè)為1024HZ）經(jīng)過適當分頻后，產(chǎn)生1HZ的系統(tǒng)工作用基準時鐘信號CLK1HZ，供給系統(tǒng)中的有關(guān)模塊計時用。

等待判別模塊DDPB：根據(jù)速度傳感器脈沖信號WCLK和分頻器產(chǎn)生的基準時鐘信號CLK1HZ，計算單位時間里WCLK的脈沖個數(shù)（每㎞產(chǎn)生1000個脈沖信號，即每米產(chǎn)生1個脈沖信號），亦即出租車行駛速度，從而判別出租車是否處于等待狀態(tài)，發(fā)出等待標志信號DDBZ。當速度大于12㎞/H，即速度大于200M/MIN時，出租車處于運行狀態(tài)，這時等待標志DDBZ=0；當速度小于等于12㏎/H，即速度小于等于200M/MIN時，出租車處于等待狀態(tài)，這時等待標志DDBZ=1。該模塊的VHDL程序設(shè)計可分為三個進程：60S周期性跳變信號產(chǎn)生進程，每分鐘行駛距離計算進程，等待標志判別進程。等待標志判別進程就是比較每分鐘WCLK脈沖個數(shù)與等待狀態(tài)WCLK脈沖臨界個數(shù)200的大小，從而確定DDBZ的賦值。

里程計算模塊LCJS：根據(jù)速度傳感器脈沖信號WCLK和等待標志DDBZ，對出租車行駛的里程數(shù)XSLC進行計算，同時發(fā)出里程標志信號LCBZ和里程計費標志信號JFBZ。如果LCBZ=1，說明行駛距離超過2㎞，里程計費啟動；如果LCBZ=0，說明沒超過2㎞，按起價計費，每行駛1㏎應(yīng)計費1次，并且計費的啟動信號應(yīng)是某一時刻，因此每行駛1㎞，計費標志信號JFBZ應(yīng)跳變1次。該模塊的VHDL程序設(shè)計可分為兩個進程：里程計算及標志產(chǎn)生進程，產(chǎn)生計費信號進程。產(chǎn)生計費信號進程就是每行駛10百米（即1㎞）JFBZ由低電平0變?yōu)?，經(jīng)過一個系統(tǒng)時鐘周期后JFBZ又回復(fù)到低電平0，里程計費模塊LCJF就是在JFBZ脈沖信號的上升沿到來時進行計費的加法操作。

里程計費模塊LCJF：在計費標志信號JFBZ，等待標志信號DDBZ，里程標志信號LCBZ和時段標志信號SDBZ等信號的控制下，計算行駛里程超過2㎞以上里程的費用LCFY。該模塊的VHDL程序是通過由多個條件控制的加法進程來完成里程計費的，里程計費的條件是在DDBZ=0，并且在JFBZ的上升沿根據(jù)SDBZ分別進行加法計費操作。當SDBZ=1時，表示在06：00～23：00時段，其單價SD1為1.4元/㎞；當SDBZ=0時，表示其他時段，其單價SD2為1.8元/㎞。如果LCBZ=1，說明行駛距離超過2㎞，里程計費啟動；如果LCBZ=0，說明沒超過2㎞，按起價計費。

等待計時模塊DDJS：在等待標志信號DDBZ和基準時鐘信號CLK1HZ的控制下，進行等待時間DDSJ的計算，其中DDSJ的低8位表示等待時間的秒數(shù)，DDSJ的高8位表示等待時間的分鐘數(shù)，同時根據(jù)等待時間的長短發(fā)出一個熄燈標志信號XDBZ。當?shù)却龝r間小于等于1小時，XDBZ=0，等待時間顯示燈亮；當?shù)却龝r間大于1小時，XDBZ=1，等待時間顯示不亮。該模塊的VHDL程序是通過一個多層嵌套的加法進程來完成等待計時的。

等待計費模塊DDJF：在等待標志信號DDBZ和熄燈標志信號XDBZ控制下，進行等待費用DDFY的計費操作。該模塊的VHDL程序包括兩個進程：60S周期性跳變信號產(chǎn)生進程，等待費用計算進程。等待費用計算的條件是在DDBZ=1并且在60S周期性跳變信號T60S的上升沿，根據(jù)XDBZ分別進行加法計費操作。當DDBZ=1且XDBZ=0時，按1元/5分鐘，即20分/分鐘計費；當DDBZ=0且XDBZ=1時，按20元/小時，即33分/分鐘計費。

輸出數(shù)據(jù)選擇模塊SCXZ：根據(jù)單片機發(fā)出的數(shù)據(jù)傳輸選擇控制信號SEL，選擇有關(guān)計算處理結(jié)果傳輸給單片機。

目錄

摘要I

ABSTRACTII

1緒論1

2系統(tǒng)設(shè)計2

2.1系統(tǒng)組成2

2.1.1計費及顯示2

2.1.2時鐘及顯示2

2.1.3計費開始提示3

2.2功能模塊設(shè)計3

3硬件及軟件實現(xiàn)5

3.1傳感器6

3.1.1光電傳感器電路設(shè)計6

3.1.2車輪光電開關(guān)檢測電路7

3.2單片機7

3.2.18051單片機功能方塊圖8

3.2.2AT89S51單片機簡介11

3.2.3AT89S5l與51系列單片機相比具有如下特點12

3.2.489S51的內(nèi)部框圖12

3.2.5中斷控制15

3.2.6單片機控制程序設(shè)計16

3.2.7單片機匯編語言源程序20

3.3顯示及按鍵控制系統(tǒng)35

3.3.1LED數(shù)碼管35

3.3.2數(shù)據(jù)顯示電路的設(shè)計36

4系統(tǒng)檢測及分析56

4.1系統(tǒng)仿真/硬件驗證56

4.1.1系統(tǒng)的調(diào)試方法56

4.1.2系統(tǒng)的硬件驗證56

4.2設(shè)計技巧分析57

結(jié)論59

附錄A:FPGA芯片引腳60

附錄B：總體電路圖61

參考文獻62

致謝63